[發(fā)明專利]基于7T1C結(jié)構(gòu)的存儲(chǔ)單元及其操作方法、存儲(chǔ)器

有效

• 申請(qǐng)?zhí)枺?/td>: 202010957666.1
• 申請(qǐng)日: 2020-09-11
• 公開(kāi)（公告）號(hào): CN112133347B
• 公開(kāi)（公告）日: 2023-08-15
• 發(fā)明（設(shè)計(jì)）人: 楊建國(guó);劉超;呂杭炳;劉明
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類號(hào): G11C11/411
• 分類號(hào): G11C11/411;G11C11/416;G11C11/22;G06F11/07
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 任巖

1.一種基于7T1C結(jié)構(gòu)的NVSRAM存儲(chǔ)單元，其特征在于，NVSRAM存儲(chǔ)單元由6T結(jié)構(gòu)和1T1C結(jié)構(gòu)構(gòu)成；

6T結(jié)構(gòu)作為一SRAM存儲(chǔ)單元，用于數(shù)據(jù)1或0的輸入和存儲(chǔ)；

1T1C結(jié)構(gòu)與所述6T結(jié)構(gòu)的第一存儲(chǔ)節(jié)點(diǎn)(QB)連接，用于在所述6T結(jié)構(gòu)斷電時(shí)存儲(chǔ)所述數(shù)據(jù)1或0，并在所述6T結(jié)構(gòu)通電時(shí)將數(shù)據(jù)1或0恢復(fù)至所述6T結(jié)構(gòu)；

所述1T1C結(jié)構(gòu)用于避免在第一存儲(chǔ)節(jié)點(diǎn)(QB)位置處的DC短路電流，所述1T1C結(jié)構(gòu)包括：

開(kāi)關(guān)晶體管(M7)，與所述6T結(jié)構(gòu)的第一存儲(chǔ)節(jié)點(diǎn)(QB)連接，用于控制所述1T1C結(jié)構(gòu)的通路導(dǎo)通；所述開(kāi)關(guān)晶體管(M7)的柵極與開(kāi)關(guān)字線(SWL)連接，源極與所述第一存儲(chǔ)節(jié)點(diǎn)(QB)連接；

鐵電存儲(chǔ)單元(FeRAM)，一端與所述開(kāi)關(guān)晶體管(M7)的漏極連接，另一端與控制線(PL)連接，用于在所述6T結(jié)構(gòu)斷電時(shí)，存儲(chǔ)所述數(shù)據(jù)1或0，并在所述6T結(jié)構(gòu)恢復(fù)供電時(shí)，將數(shù)據(jù)1或0恢復(fù)至所述6T結(jié)構(gòu)；

在正常工作模式下，6T結(jié)構(gòu)用于作為SRAM存儲(chǔ)單元的正常讀寫(xiě)操作電路進(jìn)行正常讀寫(xiě)操作；

在非正常工作模式的斷電過(guò)程中，響應(yīng)于該NVSRAM單元的斷電，開(kāi)關(guān)晶體管(M7)會(huì)產(chǎn)生通路，使得該鐵電存儲(chǔ)單元(FeRAM)以開(kāi)關(guān)晶體管(M7)為開(kāi)關(guān)通路，接收6T結(jié)構(gòu)的第一存儲(chǔ)節(jié)點(diǎn)(QB)或第二存儲(chǔ)節(jié)點(diǎn)(Q)的數(shù)據(jù)1或0進(jìn)行存儲(chǔ)；

在非正常工作模式的恢復(fù)過(guò)程中，響應(yīng)于該NVSRAM單元的上電，開(kāi)關(guān)晶體管(M7)會(huì)產(chǎn)生通路，使得鐵電存儲(chǔ)單元(FeRAM)以開(kāi)關(guān)晶體管(M7)為開(kāi)關(guān)通路，將在斷電過(guò)程中存儲(chǔ)的權(quán)值1或0，通過(guò)第一存儲(chǔ)節(jié)點(diǎn)(QB)傳送給6T結(jié)構(gòu)的第一存儲(chǔ)節(jié)點(diǎn)(QB)或第二存儲(chǔ)節(jié)點(diǎn)(Q)進(jìn)行存儲(chǔ)，即完成6T結(jié)構(gòu)的權(quán)值恢復(fù)。

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，所述開(kāi)關(guān)晶體管(M7)為NMOS晶體管或PMOS晶體管。

3.根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，所述6T結(jié)構(gòu)包括：

第一反相器，用于提供第一存儲(chǔ)節(jié)點(diǎn)(QB)，以存儲(chǔ)數(shù)據(jù)1或0；

第二反相器，與所述第一反相器交叉耦合，并相互對(duì)稱設(shè)置，用于提供第二存儲(chǔ)節(jié)點(diǎn)(Q)，所述第二存儲(chǔ)節(jié)點(diǎn)(Q)在第一存儲(chǔ)節(jié)點(diǎn)(QB)存儲(chǔ)數(shù)據(jù)0時(shí)存儲(chǔ)數(shù)據(jù)1，在第一存儲(chǔ)節(jié)點(diǎn)(QB)存儲(chǔ)數(shù)據(jù)1時(shí)存儲(chǔ)數(shù)據(jù)0。

4.根據(jù)權(quán)利要求3所述的存儲(chǔ)單元，其特征在于，所述第一反相器包括：

第一上晶體管(M2)，源極與控制字線(PWL)連接，

第一下晶體管(M1)，與第一上晶體管(M2)在第一方向上對(duì)稱設(shè)置，源極與所述第一上晶體管(M2)的漏極連接，漏極接地，柵極與所述第一上晶體管(M2)的柵極連接。

5.根據(jù)權(quán)利要求4所述的存儲(chǔ)單元，其特征在于，第二反相器包括：

第二上晶體管(M4)，與第一上晶體管(M2)在第二方向上對(duì)稱設(shè)置，源極與控制字線(PWL)連接，

第二下晶體管(M3)，與第二上晶體管(M4)在第一方向上對(duì)稱設(shè)置，與第一下晶體管(M1)在第二方向上對(duì)稱設(shè)置，源極與所述第二上晶體管(M4)的漏極連接，漏極接地，柵極與所述第二上晶體管(M4)的柵極連接。

6.根據(jù)權(quán)利要求3所述的存儲(chǔ)單元，其特征在于，所述6T結(jié)構(gòu)還包括：

第一存取晶體管(M5)，柵極與字線連接，源極與第一存儲(chǔ)節(jié)點(diǎn)(QB)連接，漏極與反位線連接，

第二存取晶體管(M6)，與第一存取晶體管(M5)在第二方向上對(duì)稱設(shè)置，柵極與字線連接，源極與第二存儲(chǔ)節(jié)點(diǎn)(Q)連接，漏極與位線連接。

7.根據(jù)權(quán)利要求6所述的存儲(chǔ)單元，其特征在于，

所述第一存儲(chǔ)節(jié)點(diǎn)(QB)與第一反相器的第一上晶體管(M2)的漏極和第二反相器的第二上晶體管(M4)的柵極連接；

所述第二存儲(chǔ)節(jié)點(diǎn)(Q)與第一反相器的第一上晶體管(M2)的柵極和第二反相器的第二上晶體管(M4)的漏極連接。