[發明專利]一種硬件調試接口的保護方法、保護系統及可編程控制器

在審

• 申請號: 202010954883.5
• 申請日: 2020-09-11
• 公開（公告）號: CN112100691A
• 公開（公告）日: 2020-12-18
• 發明（設計）人: 董培強;陳三霞
• 申請（專利權）人: 浪潮（北京）電子信息產業有限公司
• 主分類號: G06F21/72
• 分類號: G06F21/72;G06F21/85;G06F11/26
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 史翠

本發明公開了一種硬件調試接口的保護方法，基于設于硬件調試接口和上位機之間的可編程控制器實現，由可編程控制器實現控制硬件調試接口處于高阻加鎖狀態，當可編程控制器實現接收到上位機發送的調試請求時，在確定調試請求中攜帶預先約定的解密信息時才控制硬件調試接口解鎖，從而實現了一種通過可編程控制器授權上位機的方式來對硬件調試接口進行信息保護的方案，只有持有解密信息的上位機才可以對硬件調試接口進行訪問和調試，增加了硬件調試接口的安全系數且保有了硬件調試接口對應的板卡的可編程的優勢。本發明還公開了一種可編程控制器及硬件調試接口的保護系統，具有上述有益效果。

技術領域

本發明涉及服務器技術領域，特別是涉及一種硬件調試接口的保護方法、保護系統及可編程控制器。

背景技術

隨著人工智能、大數據、云計算等相關技術的飛速發展及摩爾定律的失效，以CPU為計算主體的系統在計算力方面無法滿足日益增長的需求，現場可編程邏輯門陣列(FieldProgrammable Gate Array，FPGA)芯片以其高并行度、高流水線、低延遲、可定制性及可重構性的優勢受到人們的青睞，因此，越來越多的以FPGA為核心處理單元的產品被廣泛應用在人工智能、邊緣計算等場合。

鑒于目前數據中心的業務逐漸向異構板卡方向傾斜，大量的硬件加速卡開始應用到服務器中，而對于這些FPGA、GPU等板卡的調試接口基本上都是通用的聯合測試工作組(Joint Test Action Group，JTAG)、通用異步收發傳輸器(Universal AsynchronousReceiver/Transmitter，UART)、I2C(Inter－Integrated Circuit)等常規總線，為避免誤操作或非法篡改，影響正常使用，應當對這些硬件調試接口設置一定的保護措施。

然而，目前大部分的硬件調試接口上都未作保護處理，均為根據硬件調試接口的類型選擇對應的連接器連接調試器(如面向JTAG接口的連接器采用標準的10線排針)，通過調試器進一步連接上位機進行調試。在某些場合下，設計者對外不留出硬件調試接口，而是生產過程中將板卡的固件燒寫好后再焊接，這在一定程度上可以有效保護板卡固件不被盜用或破壞，但由于FPGA等板卡屬于可編程邏輯器件，其最大的優勢在于可編程，這樣的做法失去了其優勢。另外也有一些設計將標準的硬件調試接口的引腳順序打亂，采用非標準連接器將硬件調試接口接出，只能通過配套的轉接線才能連接調試器，如果沒有轉接線則無法使用調試器進行調試。但由于硬件調試接口的引腳設計通常較為簡單，容易通過工具測試出各引腳的信號線類型，導致保護安全性也不高。

提出一種有效的安全性高的硬件調試接口的保護方法，是本領域技術人員需要解決的技術問題。

發明內容

本發明的目的是提供一種硬件調試接口的保護方法、保護系統及可編程控制器，用于在保留板卡可調試的優勢的前提下對板卡的硬件調試接口進行高安全系數的保護。

為解決上述技術問題，本發明提供一種硬件調試接口的保護方法，基于設于硬件調試接口和上位機之間的可編程控制器，包括：

控制所述硬件調試接口處于高阻加鎖狀態；

當接收到所述上位機發送的調試請求時，判斷所述調試請求中是否攜帶預先約定的解密信息；

如果是，則控制所述硬件調試接口解鎖。

可選的，還包括：

每隔一個時鐘周期生成一個隨機數；

相應的，所述當接收到所述上位機發送的調試請求時，判斷所述調試請求中是否攜帶預先約定的解密信息，具體包括：

當接收到所述調試請求時，將接收到所述調試請求的時鐘時刻生成的實時隨機數與預先約定的密鑰進行預設計算，得到第一信息；

判斷所述調試請求中是否攜帶與所述第一信息一致的第二信息；