[發(fā)明專利]一種降低trench DMOS柵電容的制造方法

有效

• 申請?zhí)枺?/td>: 202010951384.0
• 申請日: 2020-09-11
• 公開（公告）號: CN112071750B
• 公開（公告）日: 2022-08-02
• 發(fā)明（設(shè)計(jì)）人: 廖遠(yuǎn)寶;徐政;吳錦波;徐海銘
• 申請（專利權(quán)）人: 中國電子科技集團(tuán)公司第五十八研究所
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/423;H01L21/336
• 代理公司: 無錫派爾特知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32340
• 代理人: 楊立秋

1.一種降低trench DMOS柵電容的制造方法，其特征在于，包括：

在trench結(jié)構(gòu)中插入氧化層，其厚度為

通過如下方法在trench槽中插入氧化層：在外延片上生長第一氧化硅層并淀積第一氮化硅層，挖出合適形貌和深度的trench結(jié)構(gòu)；

在trench結(jié)構(gòu)中依次淀積第二氧化硅層和第二氮化硅層，刻蝕掉trench結(jié)構(gòu)底部的第二氮化硅層；

在trench結(jié)構(gòu)中填滿氧化層并磨平表面；

去除第一氧化硅層、第一氮化硅層和第二氧化硅層、第二氮化硅層。

2.如權(quán)利要求1所述的降低trench DMOS柵電容的制造方法，其特征在于，所述第一氧化硅層的厚度為所述第一氮化硅層的厚度為

3.如權(quán)利要求2所述的降低trench DMOS柵電容的制造方法，其特征在于，所述氧化層的厚度大于所述第一氧化硅層和所述第二氧化硅層。

4.如權(quán)利要求1所述的降低trench DMOS柵電容的制造方法，其特征在于，所述氧化層通過高密度等離子體化學(xué)氣相淀積形成。

5.如權(quán)利要求1所述的降低trench DMOS柵電容的制造方法，其特征在于，通過磷酸溶液去除第一氮化硅層和第二氮化硅層，通過氫氟酸溶液去除第一氧化硅層和第二氧化硅層。

6.如權(quán)利要求1所述的降低trench DMOS柵電容的制造方法，其特征在于，所述trench結(jié)構(gòu)的深度根據(jù)實(shí)際產(chǎn)品需求有所不同，產(chǎn)品額定電壓在30V～250V，對應(yīng)trench結(jié)構(gòu)的深度范圍為0.8～2μm。

7.如權(quán)利要求1所述的降低trench DMOS柵電容的制造方法，其特征在于，在trench結(jié)構(gòu)中插入氧化層之后，通過如下方法制備Trench DMOS器件：

利用生長犧牲氧化和剝除犧牲氧化，修復(fù)trench結(jié)構(gòu)側(cè)壁，生長柵氧化層和淀積多晶柵，并通過多晶回刻工藝完成柵極引出；

通過阱注入和退火，完成阱工藝；利用源區(qū)光刻和注入，實(shí)現(xiàn)源區(qū)引出，至此完成整個器件的前道工藝；

利用光刻和腐蝕實(shí)現(xiàn)通孔引出和金屬互聯(lián)，完成整體器件。