[發明專利]集成電路封裝結構、集成電路封裝單元及相關制作方法

在審

• 申請號: 202010947373.5
• 申請日: 2020-09-10
• 公開（公告）號: CN112802822A
• 公開（公告）日: 2021-05-14
• 發明（設計）人: 蒲應江;蔣航;郭秀宏
• 申請（專利權）人: 成都芯源系統有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L23/367;H01L23/373;H01L21/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

提出了一種集成電路(IC)封裝結構、IC封裝單元及相關制作方法。該IC封裝結構包括面板狀的金屬墻格陣列、板狀金屬層和面板狀的再布線基板。該金屬墻格陣列中的每個金屬墻格具有連續且封閉的金屬圍墻以包繞一個封裝單元，每個金屬墻格中放置至少一個IC芯片/晶片，每個IC片/晶片的正面制作有多個金屬焊盤。該板狀金屬層制作于所述IC封裝結構的整個背面側并與每個金屬墻格的金屬圍墻連接。該面板狀的再布線基板在與每個金屬墻格相對應的區域包括多個金屬柱，該多個金屬柱與每個金屬墻格中放置的每個集成電路芯片/晶片的多個金屬焊盤在位置上相互一一對應并且一一對應地連接。該封裝結構至少可以改善IC芯片/晶片的EMI保護性能。

技術領域

本公開的實施例涉及集成電路，特別地，涉及用于集成電路芯片的封裝結構及封裝方法。

背景技術

在集成電路產品或者系統電路板上以更小的尺寸集成更多集成電路芯片和電路元件(即提高集成度)成為集成電路發展的重要趨勢。集成電路芯片通常被封裝成可焊接/安裝/插接在系統電路板上的形式，封裝好的集成電路芯片具有輸入/輸出(I/O)引腳或焊料凸起以允許集成電路芯片與外部電路進行電氣連接和信號交換。為了進一步提高集成度，期望將集成電路芯片封裝尺寸進一步縮小，目前可采用集成電路芯片的面板級封裝技術。然而隨著集成度的不斷提升，封裝后的集成電路芯片的抗電磁干擾(EMI)性能和/或散熱性能也變得尤為重要。

發明內容

本公開的一個實施例提出了一種集成電路(IC)封裝結構，包括：面板狀的金屬墻格陣列，其中每個金屬墻格具有連續且封閉的金屬圍墻以包繞一個封裝單元，每個金屬墻格中放置至少一個集成電路芯片/晶片，每個集成電路芯片/晶片具有正面以及與該正面相對的背面，每個集成電路芯片/晶片的正面制作有多個金屬焊盤；與該面板狀的金屬墻格陣列相對應的板狀金屬層，制作于所述IC封裝結構的整個背面側并與每個金屬墻格的金屬圍墻連接，其中所述IC封裝結構的背面側指集成電路芯片/晶片的背面所朝向的那一側；以及面板狀的再布線基板，與所述面板狀的金屬墻格陣列相對應，該面板狀的再布線基板在與每個金屬墻格相對應的區域包括多個金屬柱，該多個金屬柱與每個金屬墻格中放置的每個集成電路芯片/晶片的多個金屬焊盤在位置上相互一一對應并且一一對應地連接。

根據本公開的一個實施例，所述面板狀金屬墻格陣列為M行乘N列的矩形陣列，M和N均為大于等于1的正整數。

根據本公開的一個實施例，所述金屬圍墻具有設定的圍墻高度。

根據本公開的一個實施例，相鄰的每兩個金屬墻格的相鄰的金屬圍墻之間具有切割道，該切割道具有設定的寬度。

根據本公開的一個實施例，所述板狀金屬層被整板預制，通過粘合力較強的粘合材料與每個金屬墻格的金屬圍墻粘結。

根據本公開的一個實施例，所述板狀金屬層進一步通過高導熱率的粘合材料層與每個集成電路芯片/晶片的背面粘結。

根據本公開的一個實施例，所述IC封裝結構，進一步包括：第一層間介電層，填滿各金屬墻格以及各金屬墻格之間的切割道并填充各金屬柱之間的所有空隙。所述面板狀的再布線基板進一步包括所述第一層間介電層。

根據本公開的一個實施例，所述IC封裝結構，進一步包括包封材料層，該包封材料層(而非所述第一層間介電層)填充各金屬墻格，覆蓋并包裹各金屬墻格中的集成電路芯片/晶片。該包封材料層可以同時填充各金屬墻格之間的切割道。

根據本公開的一個實施例，所述板狀金屬層采用電鍍工藝制作并與每個金屬墻格的金屬圍墻直接接觸。

根據本公開的一個實施例，所述面板狀的再布線基板是整板預制的，所述面板狀的金屬墻格陣列通過粘合力較強的粘結材料或焊料與所述面板狀的再布線基板粘結或焊接。在采用韓料焊接時，所述多個金屬柱與每個金屬墻格中放置的每個集成電路芯片/晶片的多個金屬焊盤在位置上相互一一對應地焊接。