[發明專利]一種I2C上拉電阻自調適電路及自調適方法

在審

• 申請號: 202010946466.6
• 申請日: 2020-09-10
• 公開（公告）號: CN112100110A
• 公開（公告）日: 2020-12-18
• 發明（設計）人: 郭乃慎
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 濟南誠智商標專利事務所有限公司 37105
• 代理人: 王敏

本發明公開了一種I2C上拉電阻自調適電路及自調適方法，涉及服務器系統設計領域。所述自調適電路包括時間信息獲取模塊和上拉電阻調整模塊：時間信息獲取模塊用于獲取I2C信號的上升時間得到對應的時間信息，并將時間信息發送至上拉電阻調整模塊；上拉電阻調整模塊接收時間信息獲取模塊發送的時間信息，并與預設時間進行比對，根據比對結果動態調整對應I2C鏈路的上拉電阻。本實施例采用上述電路，在不更新硬件的情況下，只需更新固件即可改變I2C速度，解決了不同I2C速度搭配不同版本硬件的問題，節省了開發成本，保證了I2C信號傳輸的質量。

技術領域

本發明實施例涉及服務器系統設計領域，具體來說涉及一種I2C上拉電阻自調適電路及自調適方法。

背景技術

隨著服務器技術的發展，服務器的架構日趨龐大且不斷追求高密度的效能。基于此，服務器內部擴展出了許多系統子板，這些系統子板的設置在增進服務器效能的同時也使得服務器內部的系統管理變得更加復雜。服務器主板上的管理晶片必須通過連接器與纜線且利用各種方法來讀取系統子板上的資訊與狀態，這樣的連接方式給高密度服務器的設計造成了很大的負擔。服務器與各系統子板的連接比較復雜，不論是在路徑還是在信號上都存在很多不足。

目前，服務器與各系統子板的連接架構一般是基板管理控制器作為主控端，基板管理控制器的I2C匯流排連接到各感測器，例如溫度感測器、功耗感測器，以及其他芯片，例如電源芯片、CPLD等，通過讀取各種系統資訊、控制系統風扇及更新固件等管理動作，確保整個系統正常且穩定的運作。由于系統大多的管理動作需要通過I2C匯流排進行，因此I2C匯流排的穩定度是系統運作中非常關鍵的因素。現有技術中，I2C匯流排存在的缺點在于：一方面，針對不同的I2C速度分別對應不同的上拉電阻阻值區間，需要根據實際應用去調整電阻，導致后期升級困難，必須固件搭配硬件一起升級，因此大幅增加了使用上的彈性限制以及升級的難度；另一方面，現有的服務器通常是共用機殼，其內部配置存在不同，由于不同的配置及不同的部件對應其I2C路徑上的負載不同，導致在連接其它部件時必須重新測量調整I2C的上拉阻值，通過不斷交叉比對直到找到合適的阻值供給配置使用，因此在調校上非常繁瑣復雜。

發明內容

本發明實施例提供了一種I2C上拉電阻自調適電路及自調適方法，通過解析I2C信號的上升時間自動調整I2C鏈路的上拉電阻，解決不同的I2C速度搭配不同版本硬件的問題，節省開發成本。

為實現上述目的，本發明公開了如下技術方案：

本發明一方面提供一種I2C上拉電阻自調適電路，所述自調適電路包括時間信息獲取模塊和上拉電阻調整模塊：

時間信息獲取模塊，用于獲取I2C信號的上升時間得到對應的時間信息，并將時間信息發送至上拉電阻調整模塊；

上拉電阻調整模塊，接收時間信息獲取模塊發送的時間信息，并與預設時間進行比對，根據比對結果動態調整對應I2C鏈路的上拉電阻。

基于上述方案，本電路做如下優化：

優選的，所述時間信息獲取模塊包括第一比較器和第二比較器，第一比較器的正相輸入端連接I2C的串行時鐘線，反相輸入端接第一比較電壓，第二比較器的正相輸入端連接I2C的串行時鐘線，反相輸入端接第二比較電壓，所述第一比較器和第二比較器獲取I2C信號的上升時間，并將時間信息發送至上拉電阻調整模塊。

作為優選，所述第一比較電壓設置為0.7V，第二比較電壓設置為0.3V。

進一步的，所述上拉電阻調整模塊包括MCU，MCU的輸入端與第一比較器和第二比較器的輸出端連接，輸出端接入多路上拉電阻電路，MCU還與I2C鏈路的主控端連接，通過主控端設置預設時間，所述MCU接收時間信息并與預設時間進行比對，根據比對結果控制對應上拉電阻電路的打開或閉合。所述主控端可以為BMC等。