[發明專利]一種銅填充硅通孔電遷移測試結構制備方法及測試方法

在審

• 申請號: 202010942379.3
• 申請日: 2020-09-09
• 公開（公告）號: CN112255526A
• 公開（公告）日: 2021-01-22
• 發明（設計）人: 邢朝洋;趙雪薇;李男男;朱政強;孫鵬
• 申請（專利權）人: 北京航天控制儀器研究所
• 主分類號: G01R31/28
• 分類號: G01R31/28;H01L23/544
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 徐曉艷

本發明提供了一種銅填充硅通孔電遷移測試結構制備方法及測試方法，該方法將具有TSV菊花鏈測試結構的測試芯片，通過貼片膠及鍵合金絲連接至印制電路板；對載有測試芯片的印制電路板進行冷鑲嵌，并通過磨拋獲得TSV菊花鏈結構橫截面，完成測試結構的制備；將測試結構放入管式爐中，向管式爐內通入保護氣體；通過導線連接印制電路板的焊盤與直流電源，使測試結構處于通電狀態，通過控制兩端導線與電源連接的正負極來控制電流方向，通過控制通電電流的大小及TSV直徑來控制電流密度，獲得具有特定電流方向及特定電流密度的電流；測試期望通過對電流作用下銅填充TSV的顯微組織演變行為進行表征，最終達到深入評價電流作用下銅填充TSV電遷移可靠性的目的。

技術領域

本發明涉及一種銅填充硅通孔電遷移測試結構制備方法及測試方法，屬于材料制備與，應用于銅填充硅通孔(Through Silicon Via，TSV)結構的電學可靠性研究。

背景技術

隨著電子產品向著微型化，多功能化的方向發展，集成電路中的互連形式面臨更高密度電流、更快響應時間的挑戰。TSV技術，作為一種新興的互連技術，可以實現芯片垂直堆疊，是理論上具有更小體積以及最快響應時間的互連形式，在2.5D、3D封裝中扮演著重要角色。

TSV具有多層界面以及高深寬比兩個比較典型的結構特點。首先，通過TSV的制作過程可知，TSV中的每層材料在TSV的使用過程中都起著不可或缺的作用，這導致TSV成為由Si基體、SiO₂絕緣層、阻擋層以及填充材料共同組成的一種多層界面結構。其次，隨著電子器件的小型化，要求TSV具有小的直徑、小的節距和大的深度，隨著TSV發展過程中越來越高的應用要求，TSV的深寬比甚至可以達到50:1。TSV特殊的多層界面以及高深寬比結構，會給TSV帶來與其他互連形式不同的電學可靠性問題，尤其是填充材料為銅或其他金屬時，TSV面臨著嚴峻的電遷移可靠性問題。

電遷移行為包括兩個方面，在高密度電流作用下，結構的負極，即電子流入的位置會發生物質遷移，從而產生空洞；相反，結構的正極，即電子流出的位置會發生物質堆積，從而產生小丘。空洞及小丘這兩種變形形式都可以造成TSV結構的電遷移失效。但是由于現階段對TSV電遷移行為的研究中，只能在TSV失效后再對失效位置進行制樣觀察，無法對電遷移過程中TSV結構的微結構演化進行觀察，無法確定所觀察到的空洞是否產生于工藝加工過程，也無法對TSV結構在電遷移過程中產生小丘的行為進行詳細的論證。因此，銅填充TSV電遷移測試結構的制備及測試具有重要意義。

發明內容

本發明所解決的技術問題是：克服現有技術的不足，提供一種銅填充硅通孔電遷移測試結構制備方法及測試方法，實現對焊點電遷移現象的觀察，解決了銅填充硅通孔電遷移測試難以進行，銅填充硅通孔的電遷移現象難以觀察的問題。

本發明的技術解決方案是：一種銅填充硅通孔電遷移測試結構制備方法，該方法包括如下步驟：

(1)、將帶有銅填充硅通孔菊花鏈結構的測試芯片固定于印制電路板上；

(2)、采用鍵合金絲將測試芯片上銅填充硅通孔菊花鏈結構兩端的焊盤分別與印制電路板上的兩根獨立的外接印制線的一端焊盤進行引線鍵合，以此實現電信號互連；

(3)、對載有銅填充硅通孔菊花鏈結構測試芯片的印制電路板進行樹脂鑲嵌，鑲嵌過程中確保芯片垂直于鑲嵌水平面，同時確保印制電路板上的兩根外接印制線的另一端焊盤作為銅填充硅通孔電遷移測試結構外接導線焊盤，不被鑲嵌樹脂包覆；

(4)、對鑲嵌了銅填充硅通孔菊花鏈結構測試芯片的樹脂進行機械磨拋，露出銅填充硅通孔菊花鏈測試結構的橫截面，并采用離子拋光的方式對所得銅填充硅通孔菊花鏈測試結構的橫截面進行拋光處理，以消除機械拋光殘余的應變層，獲得可用于電遷移測試的橫截面外露的銅填充硅通孔電遷移測試結構。

所述樹脂鑲嵌為冷鑲嵌。