[發(fā)明專利]FPGA測(cè)試方法、測(cè)試板、裝置、設(shè)備和存儲(chǔ)介質(zhì)

在審

• 申請(qǐng)?zhí)枺?/td>: 202010941472.2
• 申請(qǐng)日: 2020-09-09
• 公開(kāi)（公告）號(hào): CN112083320A
• 公開(kāi)（公告）日: 2020-12-15
• 發(fā)明（設(shè)計(jì)）人: 楊晗婕;鄒林辰;付濤
• 申請(qǐng)（專利權(quán)）人: 中國(guó)航空工業(yè)集團(tuán)公司雷華電子技術(shù)研究所
• 主分類號(hào): G01R31/317
• 分類號(hào): G01R31/317;G01R31/28
• 代理公司: 北京清大紫荊知識(shí)產(chǎn)權(quán)代理有限公司 11718
• 代理人: 黃貞君;馮振華

本發(fā)明提供了一種FPGA測(cè)試方法、測(cè)試板、裝置、設(shè)備和存儲(chǔ)介質(zhì)，屬于FPGA測(cè)試領(lǐng)域，具體包括采用測(cè)試功能板接收從上位機(jī)發(fā)送的與待測(cè)器件片對(duì)應(yīng)的配置文件；根據(jù)配置文件對(duì)測(cè)試功能板進(jìn)行配置；在預(yù)設(shè)時(shí)間段內(nèi)，采用測(cè)試功能板接收從上位機(jī)發(fā)送的與待測(cè)器件片對(duì)應(yīng)的測(cè)試激勵(lì)文件；采用測(cè)試功能板從測(cè)試激勵(lì)文件中提取與待測(cè)器件片對(duì)應(yīng)的測(cè)試規(guī)則；采用測(cè)試功能板根據(jù)測(cè)試規(guī)則對(duì)待測(cè)器件片進(jìn)行測(cè)試，得到待測(cè)器件片反饋的結(jié)果數(shù)據(jù)；采用測(cè)試功能板將結(jié)果數(shù)據(jù)發(fā)送給上位機(jī)，上位機(jī)對(duì)結(jié)果數(shù)據(jù)進(jìn)行分析，生成與待測(cè)器件片對(duì)應(yīng)的測(cè)試結(jié)論。通過(guò)本公開(kāi)的處理方案，能夠在不更改硬件環(huán)境的情況下，實(shí)時(shí)完成測(cè)試接口的功能的重構(gòu)，從而應(yīng)對(duì)各種測(cè)試需求。

技術(shù)領(lǐng)域

本發(fā)明涉及FPGA測(cè)試領(lǐng)域，具體涉及一種可重構(gòu)的FPGA測(cè)試方法、測(cè)試板、裝置、設(shè)備和存儲(chǔ)介質(zhì)。

背景技術(shù)

現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA：Field Programmable Gate Array)，已經(jīng)成為數(shù)字電路設(shè)計(jì)領(lǐng)域中一種最普遍實(shí)現(xiàn)途徑。其不僅可以解決電子系統(tǒng)小型化、低功耗、高可靠性等問(wèn)題，而且開(kāi)發(fā)周期短、投入少、芯片價(jià)格低。隨著FPGA的廣泛應(yīng)用，F(xiàn)PGA的軟件質(zhì)量也變得愈發(fā)重要。無(wú)論是國(guó)軍標(biāo)還是民航針對(duì)復(fù)雜電子硬件(AEH)的設(shè)計(jì)保證指南DO254都針對(duì)FPGA的開(kāi)發(fā)和測(cè)試進(jìn)行了明確的規(guī)定，F(xiàn)PGA的相關(guān)測(cè)試工具成為了必不可少的研制保障。

現(xiàn)有的FPGA物理測(cè)試系統(tǒng)通常采用基于自動(dòng)測(cè)試設(shè)備(Automatic TestEquipment,ATE)的測(cè)試系統(tǒng)。該系統(tǒng)使用通用的上位機(jī)軟件和專用的接口測(cè)試卡實(shí)現(xiàn)對(duì)不同F(xiàn)PGA接口的測(cè)試。然而這樣的測(cè)試系統(tǒng)存在以下缺陷：由于專用的接口測(cè)試卡功能單一且固定，導(dǎo)致該測(cè)試系統(tǒng)無(wú)法重用于其他項(xiàng)目；對(duì)于不同的測(cè)試接口需要不同的接口測(cè)試卡，系統(tǒng)成本高；使用環(huán)境要求復(fù)雜，使用困難；測(cè)試系統(tǒng)精度高，測(cè)試時(shí)間短，但由于必須使用ATE測(cè)試設(shè)備，價(jià)格開(kāi)銷大，硬件環(huán)境要求復(fù)雜，不利于快速測(cè)試開(kāi)發(fā)。

發(fā)明內(nèi)容

因此，為了克服上述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明提供了一種能夠?qū)崿F(xiàn)通用的FPGA物理測(cè)試，能夠在不更改硬件環(huán)境的情況下，實(shí)時(shí)完成測(cè)試接口的功能的重構(gòu)，從而應(yīng)對(duì)各種測(cè)試需求的FPGA測(cè)試方法、測(cè)試板、裝置、設(shè)備和存儲(chǔ)介質(zhì)。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種FPGA測(cè)試方法，包括：采用測(cè)試功能板接收從上位機(jī)發(fā)送的與待測(cè)器件片對(duì)應(yīng)的配置文件；根據(jù)所述配置文件對(duì)所述測(cè)試功能板進(jìn)行配置；在預(yù)設(shè)時(shí)間段內(nèi)，采用測(cè)試功能板接收從上位機(jī)發(fā)送的與待測(cè)器件片對(duì)應(yīng)的測(cè)試激勵(lì)文件；采用測(cè)試功能板從所述測(cè)試激勵(lì)文件中提取與所述待測(cè)器件片對(duì)應(yīng)的測(cè)試規(guī)則；采用測(cè)試功能板根據(jù)所述測(cè)試規(guī)則對(duì)所述待測(cè)器件片進(jìn)行測(cè)試，得到所述待測(cè)器件片反饋的結(jié)果數(shù)據(jù)；采用測(cè)試功能板將所述結(jié)果數(shù)據(jù)發(fā)送給所述上位機(jī)，所述上位機(jī)對(duì)所述結(jié)果數(shù)據(jù)進(jìn)行分析，生成與所述待測(cè)器件片對(duì)應(yīng)的測(cè)試結(jié)論。

在其中一個(gè)實(shí)施例中，所述根據(jù)所述配置文件對(duì)所述測(cè)試功能板進(jìn)行配置，包括：從所述配置文件中提取出內(nèi)存映射關(guān)系；根據(jù)所述測(cè)試功能板的內(nèi)存和所述內(nèi)存映射關(guān)系設(shè)置與所述待測(cè)器件片對(duì)應(yīng)的地址存儲(chǔ)空間。

在其中一個(gè)實(shí)施例中，根據(jù)所述配置文件對(duì)所述測(cè)試功能板進(jìn)行配置，包括：

從所述配置文件中提取出數(shù)據(jù)轉(zhuǎn)換規(guī)則；

根據(jù)所述數(shù)據(jù)轉(zhuǎn)換規(guī)則對(duì)所述待測(cè)器件片和所述測(cè)試功能板之間的通信數(shù)據(jù)進(jìn)行轉(zhuǎn)換。

在其中一個(gè)實(shí)施例中，所述測(cè)試功能板為FPGA。

本發(fā)明還提供了一種測(cè)試功能板，包括：接收從上位機(jī)發(fā)送的與待測(cè)器件片對(duì)應(yīng)的配置文件；根據(jù)所述配置文件對(duì)所述測(cè)試功能板進(jìn)行配置；在預(yù)設(shè)時(shí)間段內(nèi)，接收從上位機(jī)發(fā)送的與待測(cè)器件片對(duì)應(yīng)的測(cè)試激勵(lì)文件；從所述測(cè)試激勵(lì)文件中提取與所述待測(cè)器件片對(duì)應(yīng)的測(cè)試規(guī)則；根據(jù)所述測(cè)試規(guī)則對(duì)所述待測(cè)器件片進(jìn)行測(cè)試，得到所述待測(cè)器件片反饋的結(jié)果數(shù)據(jù)；將所述結(jié)果數(shù)據(jù)發(fā)送給所述上位機(jī)。