[發明專利]半導體元件及其制備方法

在審

• 申請號: 202010939845.2
• 申請日: 2020-09-09
• 公開（公告）號: CN112768448A
• 公開（公告）日: 2021-05-07
• 發明（設計）人: 黃則堯
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 謝強;黃艷

本公開提供一種半導體元件及該半導體元件的制備方法。該半導體元件具有一基底、一第一半導體單元、一第二半導體單元以及一第三半導體單元，該第一半導體單元劇有一第一臨界電壓并包括在該基底中的一第一隔離堆疊，該第二半導體單元具有一第二臨界電壓并包括在該基底中的一第二隔離堆疊，該第三半導體單元具有一第三臨界電壓并包括在該基底中的一第三隔離堆疊。該第一臨界電壓、該第二臨界電壓以及該第三臨界電壓均相互不同。該第一隔離堆疊的一厚度不同于該第二隔離堆疊的一厚度與該第三隔離堆疊的一厚度。該第二隔離堆疊的該厚度不同于該第三隔離堆疊的該厚度。

技術領域

本公開主張2019年10月21日申請的美國正式申請案第16/658,949號的優先權及益處，該美國正式申請案的內容以全文引用的方式并入本文中。

背景技術

半導體元件是使用在不同的電子應用，例如個人電腦、手機、數碼相機，或其他電子設備。此外，產生半導體元件的更復雜精密設計的需求。

上文的“現有技術”說明僅是提供背景技術，并未承認上文的“現有技術”說明公開本公開的標的，不構成本公開的現有技術，且上文的“現有技術”的任何說明均不應作為本公開的任一部分。

發明內容

本公開的一實施例提供一種半導體元件，包括一基底；一第一半導體單元，具有一第一臨界電壓，并包括位于該基底中的一第一隔離堆疊；一第二半導體單元，具有一第二臨界電壓，并包括位于該基底中的一第二隔離堆疊；以及一第三半導體單元，具有一第三臨界電壓，并包括位于該基底中的一第三隔離堆疊。該第一臨界電壓、該第二臨界電壓以及該第三臨界電壓均相互不同。該第一隔離堆疊的一厚度不同于該第二隔離堆疊的一厚度與該第三隔離堆疊的一厚度。該第二隔離堆疊的該厚度不同于該第三隔離堆疊的該厚度。

在本公開的一些實施例中，該第一隔離堆疊包括一第一下隔離層，朝內位于該基底中；而該第三隔離堆疊包括一第三下隔離層以及一第三上隔離層，該第三下隔離層朝內位于該基底中，該第三上隔離層位于該第三下隔離層上。

在本公開的一些實施例中，該第二隔離堆疊包括一第二下隔離層、一第二中間隔離層以及一第二上隔離層，該第二下隔離層朝內位于該基底中，該第二中間隔離層位于該第二下隔離層上，而該第二上隔離層位于該第二中間隔離層上。

在本公開的一些實施例中，該第一半導體單元還包括一第一下導電層，位于該第一下隔離層上，而該第一下導電層具有一厚度，介于到之間。

在本公開的一些實施例中，該第一半導體單元還包括一第一上導電層，位于該第一下導電層上，而該第一上導電層具有一厚度，介于到之間。

在本公開的一些實施例中，該第一半導體單元還包括一第一填充層，位于該第一上導電層上，而該第一填充層由鎢或鋁所制。

在本公開的一些實施例中，該第二半導體單元還包括一第二下導電層，位于該第二上隔離層上，而該第二下導電層具有一厚度，介于到之間。

在本公開的一些實施例中，該第二半導體單元還包括一第二上導電層，位于該第二下導電層上，而該第二上導電層具有一厚度，介于到之間。

在本公開的一些實施例中，該第二半導體單元還包括一第二對應力區，貼合到該第二半導體單元的兩側之下部，而該第二對應力區由碳化硅所制。

在本公開的一些實施例中，該第三半導體單元還包括一第三下導電層，位于該第三上隔離層上，而該第三下導電層具有一厚度，介于到之間。

在本公開的一些實施例中，該第三半導體單元還包括一第三上導電層，位于該第三下導電層上，而該第三上導電層具有一厚度，介于到之間。

在本公開的一些實施例中，該第三半導體單元還包括一第三填充層以及一第三蓋層，該第三填充層位于該第三上導電層上，該第三蓋層位于該第三填充層上。