[發明專利]適用于寬帶信號的時間調制單元及時間調制相控陣

有效

• 申請號: 202010935127.8
• 申請日: 2020-09-08
• 公開（公告）號: CN112165377B
• 公開（公告）日: 2023-02-24
• 發明（設計）人: 吳文;陳嶠羽;張金棟;方大綱;程國梟
• 申請（專利權）人: 南京理工大學
• 主分類號: H04L7/00
• 分類號: H04L7/00;H01Q21/06
• 代理公司: 南京理工大學專利中心 32203
• 代理人: 朱炳斐

1.一種適用于寬帶信號的時間調制單元，其特征在于，所述單元包括第一威爾金森功分器(2)、第二威爾金森功分器(5)、同步通道(3)、正交通道(4)、第一端口(1)以及第二端口(6)；第一端口(1)通過第一威爾金森功分器(2)分別連接同步通道(3)和正交通道(4)，之后經由第二威爾金森功分器(5)到達第二端口(6)；所述同步通道(3)和正交通道(4)由來自FPGA控制電路發出的周期時間序列控制，產生在相同結構復雜度下具有最低邊帶電平的階梯形時間調制脈沖；

所述同步通道(3)包括沿第二端口指向第一端口的方向依次設置的第一單刀雙擲射頻開關(10)、第一0/180°移相器(9)、第二單刀雙擲射頻開關(8)以及第一數控衰減器(7)；

所述正交通道(4)包括沿第二端口指向第一端口的方向依次設置的90°移相器(15)、第三單刀雙擲射頻開關(14)、第二0/180°移相器(13)、第四單刀雙擲射頻開關(12)以及第二數控衰減器(11)；

所述同步通道(3)和正交通道(4)由來自FPGA控制電路發出的周期時間序列控制，具體是通過對數控衰減器、單刀雙擲射頻開關的工作狀態進行周期性控制實現；

所述產生在相同結構復雜度下具有最低邊帶電平的階梯形時間調制脈沖，具體為：在相同結構復雜度即相同階梯數的情況下通過優化算法獲得具有最低邊帶電平的階梯形時間調制脈沖，其中優化參數為每層階梯的幅度b₁,b₂,…,b_S以及每層階梯的時長τ₁,τ₂,...,τ_S，其中S為階梯數，優化目標為邊帶電平最低。

2.根據權利要求1所述的適用于寬帶信號的時間調制單元，其特征在于，所述優化算法采用人工蜂群算法。

3.根據權利要求1所述的適用于寬帶信號的時間調制單元，其特征在于，所述同步通道(3)和正交通道(4)中的階梯形時間調制脈沖之間存在T_p/4的時間差，T_p為階梯形時間調制脈沖的周期。

4.根據權利要求1所述的適用于寬帶信號的時間調制單元，其特征在于，所述階梯形時間調制脈沖在一個周期中的前半和后半形狀一致，幅值相反，通過0/π移相器實現。

5.基于權利要求1所述時間調制單元的適用于寬帶信號的時間調制相控陣，其特征在于，所述相控陣包括由N個天線單元構成的天線陣列，N個適用于寬帶信號的時間調制單元，FPGA控制電路和一個1-N功分器，N為自然數；

所述天線單元與適用于寬帶信號的時間調制單元一一對應相連；每個所述適用于寬帶信號的時間調制單元由來自FPGA控制電路發出的周期時間序列控制，能夠產生在相同結構復雜度下具有最低邊帶電平的階梯形時間調制脈沖；所有適用于寬帶信號的時間調制單元的輸出連接1-N功分器。