[發(fā)明專利]一種基于FPGA的圖像字符疊加方法

有效

• 申請?zhí)枺?/td>: 202010931189.1
• 申請日: 2020-09-07
• 公開（公告）號: CN112135073B
• 公開（公告）日: 2021-11-30
• 發(fā)明（設(shè)計）人: 盧小銀;雷秀軍;嚴(yán)德斌;金一
• 申請（專利權(quán)）人: 合肥富煌君達(dá)高科信息技術(shù)有限公司
• 主分類號: H04N5/445
• 分類號: H04N5/445;H04N5/265
• 代理公司: 合肥維可專利代理事務(wù)所(普通合伙) 34135
• 代理人: 吳明華

本發(fā)明公開了一種基于FPGA的圖像字符疊加方法，包括：以圖像的預(yù)設(shè)像素位置為起始點(diǎn)依次遍歷單個字符區(qū)域的起始點(diǎn)；根據(jù)預(yù)設(shè)第一映射表，判斷起始點(diǎn)所屬字符區(qū)域是否需要疊加字符，根據(jù)預(yù)設(shè)第一映射表，獲取字符區(qū)域需要疊加的字符內(nèi)容；根據(jù)字符內(nèi)容屬性獲取字符區(qū)域?qū)嶋H疊加的字符內(nèi)容；根據(jù)實(shí)際疊加的字符內(nèi)容查找第二映射表，獲取疊加字符位圖信息的內(nèi)存地址數(shù)據(jù)；根據(jù)內(nèi)存地址數(shù)據(jù)遍歷讀取疊加字符位圖信息中的每個像素數(shù)據(jù)，并遍歷寫入到圖像像素。本發(fā)明僅使用FPGA內(nèi)部很少的資源，即可實(shí)現(xiàn)圖像的實(shí)時高效的字符信息疊加，且疊加位置、疊加內(nèi)容和疊加字符顯示可以靈活適應(yīng)字符疊加需求。

技術(shù)領(lǐng)域

本發(fā)明涉及及FPGA視頻處理技術(shù)領(lǐng)域，具體涉及一種基于FPGA的圖像字符疊加方法。

背景技術(shù)

隨著視頻技術(shù)的廣泛應(yīng)用，視頻字符疊加技術(shù)也得到了空前發(fā)展。視頻字符疊加是在視頻圖像的特定位置顯示字符信息，提供輔助提示信息。

常規(guī)疊加字符信息的方法是使用軟件實(shí)現(xiàn)，基于ARM或者CPU上進(jìn)行，將一幀完整圖像緩存到存取存儲器空間再字符疊加，處理一幅圖片需要花費(fèi)數(shù)十毫秒的時間甚至更久，處理效率低，無法適用于更高幀率的視頻字符疊加，且需要非常大的存取存儲器空間資源緩存完整的圖像；

對于常規(guī)疊加字符方法的改進(jìn)，采用FPGA進(jìn)行圖像字符疊加，比如采用FPGA的寄存器存儲器存儲疊加的字符,每一個字符分配獨(dú)立的寄存器存儲器，導(dǎo)致占用大量的FPGA內(nèi)存資源，且疊加位置、疊加內(nèi)容以及疊加字符顯示方法不能靈活適應(yīng)不同疊加需求。

發(fā)明內(nèi)容

針對上述現(xiàn)有技術(shù)存在的問題，本發(fā)明提供了一種基于FPGA的圖像字符疊加方法，包括如下步驟：

(1)以圖像的預(yù)設(shè)像素位置為起始點(diǎn)依次遍歷單個字符區(qū)域的起始點(diǎn)；

(2)根據(jù)預(yù)設(shè)第一映射表，判斷起始點(diǎn)所屬字符區(qū)域是否需要疊加字符，若是，進(jìn)入步驟(3)，否則繼續(xù)遍歷單個字符區(qū)域的起始點(diǎn)；

(3)根據(jù)預(yù)設(shè)第一映射表，獲取字符區(qū)域需要疊加的字符內(nèi)容；

(4)判斷字符內(nèi)容屬性，根據(jù)字符內(nèi)容屬性獲取字符區(qū)域?qū)嶋H疊加的字符內(nèi)容；

(5)根據(jù)實(shí)際疊加的字符內(nèi)容查找第二映射表，獲取疊加字符位圖信息的內(nèi)存地址數(shù)據(jù)；

(6)根據(jù)內(nèi)存地址數(shù)據(jù)遍歷讀取疊加字符位圖信息中的每個像素數(shù)據(jù)，并遍歷寫入到圖像像素。

作為上述方案的進(jìn)一步優(yōu)化，所述第一映射表中的數(shù)據(jù)以key-value形式存儲，所述key域數(shù)據(jù)為在整個字符疊加區(qū)域中單個字符區(qū)域的起始點(diǎn)，所述value域數(shù)據(jù)為疊加字符內(nèi)容或者為空。

作為上述方案的進(jìn)一步優(yōu)化，所述在整個字符疊加區(qū)域中每個字符區(qū)域的起始點(diǎn)，是以整個字符疊加區(qū)域的左上角(x₀,y₀)為參考點(diǎn)，起始點(diǎn)與參考點(diǎn)的相對坐標(biāo)位置。

作為上述方案的進(jìn)一步優(yōu)化，還包括在步驟(1)之前建立用于存儲疊加字符位圖信息的字庫，所述建立方法為：

根據(jù)預(yù)設(shè)單個字符位圖的寬度確定FPGA內(nèi)部的RAM的位寬，單個字符位圖的一行數(shù)據(jù)存入RAM的一個地址中；

采用一個RAM存儲一個字符位圖或者拓展一個RAM的地址空間實(shí)現(xiàn)一個RAM存儲多個字符位圖；

采用第一預(yù)設(shè)位地址位對單個字符進(jìn)行尋址編碼，加上第二預(yù)設(shè)位地址位對單個字符的每一行數(shù)據(jù)尋址編碼。

作為上述方案的進(jìn)一步優(yōu)化，所述第二映射表的key域數(shù)據(jù)為疊加字符內(nèi)容，所述value域數(shù)據(jù)為單個疊加字符尋址編碼的起始地址。

作為上述方案的進(jìn)一步優(yōu)化，所述第一預(yù)設(shè)位地址位的大小根據(jù)字庫中存儲的字符總數(shù)確定，所述第二預(yù)設(shè)位地址位的大小根據(jù)單個字符位圖的數(shù)據(jù)行數(shù)確定。