[發明專利]一種多層異質熟瓷結構薄膜元器件及電路板制備方法

在審

• 申請號: 202010930887.X
• 申請日: 2020-09-07
• 公開（公告）號: CN112004325A
• 公開（公告）日: 2020-11-27
• 發明（設計）人: 龐錦標;王聰玲;韓玉成;袁世峰;譚天波;賈朋樂;朱雪婷;喻振寧;賀勇
• 申請（專利權）人: 中國振華集團云科電子有限公司
• 主分類號: H05K3/00
• 分類號: H05K3/00;H05K3/46
• 代理公司: 貴陽中工知識產權代理事務所 52106
• 代理人: 楊成剛

1.一種多層異質熟瓷結構薄膜元器件及電路板制備方法，其特征在于，所述方法包括如下步驟：

(1)陶瓷基片制備：通過層壓、熱切、排膠、燒結，制備不同種類的單層熟瓷基片；

(2)研磨減薄及拋光處理：將制備得到的熟瓷基片進行表面研磨減薄及拋光處理；

(3)通孔制作：在不同類型陶瓷基片上，通過激光加工設備，制備定位孔、對位堆疊孔、互連通孔等；

(4)通孔導通：采用薄膜濺射方式在孔壁表面技術化，實現層間導通；

(5)薄膜電路圖形制作：根據多層陶瓷結構產品的電路設計圖，在每層打有多個孔的熟瓷基片上，通過薄膜濺射、光刻、電鍍等工藝，加工出所需的電路圖形，得到每一層帶有電路及過孔的陶瓷電路板；

(6)印刷粘合劑漿料：根據每層陶瓷電路板的電路圖，對應地在每層電路板上印刷互補型的粘合劑漿料；

(7)通孔焊盤印刷焊膏：在層間對位堆疊及互通孔的焊盤位置印刷圓形或者方形焊膏，實現層與層之間可靠的電氣連接；

(8)對位堆疊：將印有粘合劑漿料及焊膏的每層電路板通過自制的銷釘臺夾具，按對位堆疊孔一層一層依次進行套疊；銷釘垂直固定于銷釘臺夾具的底座上。

(9)真空脫泡：疊完后進行真空脫泡處理；

(10)固化或燒結:進行烘干固化或燒結，完成多層異質熟瓷電路板的對位堆疊及粘合。

(11)切割：按最上層的陶瓷電路板上所設計的切割線，對多層異質陶瓷電路板進行砂輪切割，得到單只的多層異質熟瓷結構元器件及電路板。

2.如權利要求1所述的一種多層異質熟瓷結構薄膜元器件及電路板制備方法，其特征在于，所述單層熟瓷基片可以是不同類型的基片，包括鐵氧體陶瓷、壓電陶瓷、壓敏陶瓷、熱敏陶瓷或介電陶瓷等；

所述單層熟瓷基片的尺寸大小為38mm～76mm，厚度為0.3mm～1mm，厚度精度小于20μm，表面粗糙度小于0.2μm，翹曲度小于0.2％。

3.如權利要求1所述的一種多層異質熟瓷結構薄膜元器件及電路板制備方法，其特征在于：所述研磨減薄及拋光處理，是提高基片的平整度及表面質量，保證基片的厚度精度；

所述陶瓷基片表面的研磨減薄及拋光處理的基片厚度為0.2mm～0.5mm，厚度誤差小于10μm，表面粗糙度0.02μm～0.1μm。

4.如權利要求1所述的一種多層異質熟瓷結構薄膜元器件及電路板制備方法，其特征在于：所述薄膜電路圖形是采用薄膜濺射沉積、CCD鏡頭識別所述定位孔、逐層光刻腐蝕、電鍍等薄膜技術工藝，將導體線路、電阻、微波傳輸線等按每層設計圖形制作在相應的單層熟瓷基片上；

所述導體線路的材料包括：TiW、Ni、Au或Ag；

所述電阻的材料包括：NiCrSi、TaN；

所述定位孔的孔徑大小可以根據要制備的電子產品實際情況而定，優選范圍0.2mm～0.5mm，大小誤差小于10μm。

5.如權利要求1所述的一種多層異質熟瓷結構薄膜元器件及電路板制備方法，其特征在于：所述印刷粘合劑漿料，通過在每層熟瓷基片之間印刷有機粘合劑漿料，保障了每層熟瓷基片之間形成良好的附著力，提高本發明多層異質熟瓷基片/電子產品使用過程中的可靠性；

所述粘合劑漿料為耐高溫有機聚合物漿料，粘度范圍10Pa.S～80Pa.S，固化溫度范圍150℃～300℃，所述粘合劑漿料絲網印刷漿料，固化后能耐溫度300℃以上、耐濕熱、粘結強度高；

在每層熟瓷基片上，所述粘合劑漿料的印刷圖形與所述薄膜電路圖形為互補圖形，兩種圖形之間的間隔為0.02mm～0.05mm。

6.如權利要求1所述的一種多層異質熟瓷結構薄膜元器件及電路板制備方法，其特征在于：所述定位孔、對位堆疊孔、層間信號傳輸孔及熱路通孔是通過激光打孔設備制作；

所述定位孔及信號傳輸孔大小為0.2mm～0.5mm，所述對位堆疊孔的大小為2mm～3mm，孔徑大小誤差均要求小于10μm；

在每層熟瓷基片上，所述定位孔為3～5個，所述對位堆疊孔個數為2～6個；所述定位孔和所述對位堆疊孔位于基片的四周，距離基片邊緣距離大于1mm；

所述信號傳輸孔個數根據產品設計而定，在每層熟瓷基片上可以陣列分布。