[發明專利]芯片封裝結構及其制作方法

有效

• 申請號: 202010930489.8
• 申請日: 2020-09-07
• 公開（公告）號: CN112117250B
• 公開（公告）日: 2022-07-01
• 發明（設計）人: 霍炎;涂旭峰
• 申請（專利權）人: 矽磐微電子（重慶）有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L23/31;H01L21/50;H01L21/56
• 代理公司: 北京博思佳知識產權代理有限公司 11415
• 代理人: 張相欽

1.一種芯片封裝結構的制作方法，其特征在于，包括：

提供第一載板與放置于所述第一載板的至少一組待處理件，每組所述待處理件包括：預制導電框架與裸片，所述預制導電框架包括基部與多個腳部，所述基部包括多個子基部，一個所述子基部與一個所述腳部通過一個連接部連接；所述基部與所述腳部放置于所述第一載板上；所述裸片包括若干焊盤，所述焊盤位于所述裸片的正面；所述裸片固定于所述預制導電框架的基部上，所述裸片的背面朝向所述基部；

提供第二載板，所述第二載板平行于所述第一載板放置；抽真空以吸附所述待處理件，使所述預制導電框架的腳部朝向所述第二載板運動直至貼附于所述第二載板，所述腳部運動引起所述連接部變形；所述預制導電框架形成導電框架，所述待處理件形成待封裝件；

在所述第二載板的表面形成包埋所述待封裝件的第一塑封層；減薄所述第一塑封層，直至露所述導電框架的基部；

去除所述第二載板，暴露所述導電框架的腳部；在所述第一塑封層內形成第一開口，以暴露所述焊盤；在所述腳部、所述焊盤以及所述第一塑封層的背面上形成再布線層，以電連接所述焊盤與對應腳部；

在所述第一塑封層以及所述再布線層上形成第二塑封層；

在所述導電框架的基部形成隔離槽，所述隔離槽將所述基部隔斷為多個彼此分離的子基部，在所述隔離槽內填入絕緣材料形成絕緣層；在所述第一塑封層內形成第二開口，以暴露所述導電框架的腳部；在所述導電框架的腳部與所述第一塑封層的正面上形成多個引腳，一個所述引腳連接一個所述腳部；

切割形成芯片封裝結構，每個所述芯片封裝結構中包含一組所述待封裝件。

2.根據權利要求1所述的芯片封裝結構的制作方法，其特征在于，所述待處理件中，所述裸片的正面覆蓋有有機保護層；真空吸附所述待處理件步驟中，所述第二載板貼附于所述有機保護層；去除所述第二載板步驟中，還暴露所述有機保護層；在所述第一塑封層內形成第一開口替換為：在所述有機保護層內形成第一開口，以暴露所述焊盤；所述再布線層還形成在所述有機保護層上。

3.根據權利要求1所述的芯片封裝結構的制作方法，其特征在于，放置于所述第一載板的所述待處理件具有多組，所述再布線層電連接組內的所述焊盤與對應腳部。

4.根據權利要求1所述的芯片封裝結構的制作方法，其特征在于，通過機械加工法、和/或化學腐蝕法形成所述預制導電框架。

5.根據權利要求1所述的芯片封裝結構的制作方法，其特征在于，形成所述引腳后，還包括：在所述引腳上形成抗氧化層。

6.根據權利要求1所述的芯片封裝結構的制作方法，其特征在于，減薄所述第一塑封層，直至露所述導電框架的基部的步驟在形成所述第二塑封層步驟后，形成所述隔離槽步驟前進行。

7.一種芯片封裝結構，其特征在于，所述芯片封裝結構采用權利要求1所述的芯片封裝結構的制作方法制備得到；所述芯片封裝結構包括：

導電框架，包括基部與多個腳部，所述基部包括多個彼此絕緣的子基部，一個所述子基部與一個所述腳部通過一個連接部連接；在所述導電框架的厚度方向上，所述連接部與所述子基部的連接端與所述連接部與所述腳部的連接端之間具有高度差；

裸片，包括若干焊盤，所述焊盤位于所述裸片的正面；所述裸片設置在所述導電框架的基部上，所述裸片的背面朝向所述基部；

第一塑封層，包覆所述裸片與所述導電框架，所述第一塑封層的正面暴露所述導電框架的基部與腳部，所述第一塑封層的背面暴露所述裸片的焊盤與所述導電框架的腳部；

再布線層，位于所述腳部、所述焊盤以及所述第一塑封層的背面上，所述再布線層用于電連接所述焊盤與對應腳部；

第二塑封層，包覆所述再布線層；

多個引腳，位于所述導電框架的腳部與所述第一塑封層的正面上，一個所述引腳連接一個所述腳部。

8.根據權利要求7所述的芯片封裝結構，其特征在于，所述導電框架為一體結構。