[發(fā)明專利]一種環(huán)路帶寬動態(tài)調(diào)整的過采樣時(shí)鐘數(shù)據(jù)恢復(fù)方法及系統(tǒng)

有效

• 申請?zhí)枺?/td>: 202010922769.4
• 申請日: 2020-09-04
• 公開（公告）號: CN112187391B
• 公開（公告）日: 2022-07-29
• 發(fā)明（設(shè)計(jì)）人: 張帆
• 申請（專利權(quán)）人: 烽火通信科技股份有限公司
• 主分類號: H04J3/06
• 分類號: H04J3/06
• 代理公司: 武漢智權(quán)專利代理事務(wù)所(特殊普通合伙) 42225
• 代理人: 陳文凈

本發(fā)明公開了一種環(huán)路帶寬動態(tài)調(diào)整的過采樣時(shí)鐘數(shù)據(jù)恢復(fù)方法及系統(tǒng)，涉及通信技術(shù)領(lǐng)域，與現(xiàn)有技術(shù)相比，本發(fā)明可在不增加任何設(shè)備單元的情況下，根據(jù)頻偏范圍的大小，對邊沿檢測濾波窗口大小和比特滑動緩存模塊的水線進(jìn)行動態(tài)調(diào)整；并根據(jù)數(shù)據(jù)緩存的深度閾值和頻偏范圍計(jì)算模塊輸出的頻偏結(jié)果，動態(tài)調(diào)整時(shí)鐘調(diào)整的步長，恢復(fù)的時(shí)鐘質(zhì)量更好，具有更大的適用范圍。

技術(shù)領(lǐng)域

本發(fā)明涉及通信技術(shù)領(lǐng)域，具體涉及一種環(huán)路帶寬動態(tài)調(diào)整的過采樣時(shí)鐘數(shù)據(jù)恢復(fù)方法及系統(tǒng)。

背景技術(shù)

網(wǎng)同步(network synchronization)是數(shù)字網(wǎng)所特有的問題。實(shí)現(xiàn)網(wǎng)同步的目標(biāo)是使網(wǎng)中所有交換節(jié)點(diǎn)的時(shí)鐘頻率和相位都控制在預(yù)先確定的容差范圍內(nèi)，以便使網(wǎng)內(nèi)各交換節(jié)點(diǎn)的全部數(shù)字流實(shí)現(xiàn)正確有效的交換。否則會在數(shù)字交換機(jī)的緩存器中產(chǎn)生信息比特的溢出和取空，導(dǎo)致數(shù)字流的滑動損傷，造成數(shù)據(jù)出錯(cuò)。由于時(shí)鐘偏差產(chǎn)生的滑動在所有使用同一時(shí)鐘的系統(tǒng)中都會出現(xiàn)，影響很大，因而必須有效控制。

在高速鏈路中通常通過一定的編碼方式將時(shí)鐘頻率和數(shù)據(jù)合成一個(gè)信號發(fā)出，接收端通過CDR電路分離出時(shí)鐘和數(shù)據(jù)。早期CDR電路依賴于模擬電路或?qū)Ｓ眉呻娐沸酒瑢?shí)現(xiàn)，隨著FPGA的工藝提升，很多應(yīng)用場景下可以通過FPGA的串行收發(fā)器電路配合一定的邏輯電路實(shí)現(xiàn)。目前基于FPGA的全數(shù)字CDR(Clock and Data Recovery，時(shí)鐘數(shù)據(jù)恢復(fù))多采用數(shù)字化過采樣法，包括同頻多相時(shí)鐘采樣和數(shù)據(jù)延遲鏈采樣兩種具體的實(shí)現(xiàn)方式。進(jìn)行過采樣時(shí)鐘數(shù)據(jù)恢復(fù)時(shí)，現(xiàn)有技術(shù)的做法存在以下問題：

對于數(shù)字信號抖動濾除設(shè)置較大的環(huán)路帶寬可以較快鎖定時(shí)鐘，但引入的抖動較大；設(shè)置環(huán)路帶寬較小可保證恢復(fù)出的時(shí)鐘較穩(wěn)定，但鎖定時(shí)間比較長。

發(fā)明內(nèi)容

針對現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明的目的在于提供一種環(huán)路帶寬動態(tài)調(diào)整的過采樣時(shí)鐘數(shù)據(jù)恢復(fù)方法及系統(tǒng)，實(shí)現(xiàn)動態(tài)調(diào)整數(shù)字環(huán)路帶寬，恢復(fù)的時(shí)鐘質(zhì)量更好。

為達(dá)到以上目的，本發(fā)明采取的技術(shù)方案是：一種環(huán)路帶寬動態(tài)調(diào)整的過采樣時(shí)鐘數(shù)據(jù)恢復(fù)方法，包括以下步驟：

過采樣模塊通過N個(gè)相位的時(shí)鐘對輸入數(shù)據(jù)各自采樣，將采樣數(shù)據(jù)轉(zhuǎn)化為N位寬的并行過采樣數(shù)據(jù)；

邊沿檢測濾波處理模塊根據(jù)數(shù)據(jù)跳變邊沿的位置，調(diào)整有效數(shù)據(jù)的采樣點(diǎn)；根據(jù)信號源宿端時(shí)鐘頻偏的大小，對邊沿檢測濾波窗口大小進(jìn)行動態(tài)調(diào)整；

頻偏范圍計(jì)算模塊根據(jù)數(shù)據(jù)跳變邊沿的變化趨勢和統(tǒng)計(jì)的時(shí)鐘偏移次數(shù)計(jì)算出信號源宿端時(shí)鐘頻偏范圍；

比特滑動緩存模塊從并行過采樣數(shù)據(jù)中選定有效數(shù)據(jù)的采樣點(diǎn)，進(jìn)行數(shù)據(jù)串并轉(zhuǎn)換以及通過K位寬的數(shù)據(jù)緩存修正并行數(shù)據(jù)；根據(jù)前述頻偏范圍計(jì)算模塊輸出的信號源宿端時(shí)鐘頻偏范圍調(diào)整數(shù)據(jù)緩存的深度閾值；

時(shí)鐘選擇管理模塊根據(jù)所述數(shù)據(jù)緩存的深度閾值和頻偏范圍計(jì)算模塊輸出的頻偏結(jié)果，產(chǎn)生調(diào)整恢復(fù)時(shí)鐘的步長控制信號。

在上述技術(shù)方案的基礎(chǔ)上，過采樣模塊通過N個(gè)相位的時(shí)鐘對輸入數(shù)據(jù)各自采樣，將采樣數(shù)據(jù)轉(zhuǎn)化為N位寬的并行過采樣數(shù)據(jù)，具體包括以下步驟：

對線路時(shí)鐘的固定頻率產(chǎn)生N個(gè)間隔均勻的相位時(shí)鐘，N為大于等于4，小于等于16的任意整數(shù)值；

通過這N個(gè)相位的時(shí)鐘對輸入數(shù)據(jù)各自采樣；

選擇相位偏移為0的時(shí)鐘對采樣數(shù)據(jù)進(jìn)行同步化處理，得到一組N位寬的并行過采樣數(shù)據(jù)。

在上述技術(shù)方案的基礎(chǔ)上，邊沿檢測濾波處理模塊根據(jù)數(shù)據(jù)跳變邊沿的位置，調(diào)整有效數(shù)據(jù)的采樣點(diǎn)，具體包括以下步驟：

在相位偏移為0的時(shí)鐘域，對過采樣得到N位寬的并行過采樣數(shù)據(jù)進(jìn)行M個(gè)時(shí)鐘的延遲鏈，得到M個(gè)N位寬的并行數(shù)據(jù)；