[發(fā)明專利]柵極驅動電路和顯示面板

有效

• 申請?zhí)枺?/td>: 202010920166.0
• 申請日: 2020-09-04
• 公開（公告）號: CN112071251B
• 公開（公告）日: 2022-02-01
• 發(fā)明（設計）人: 奚蘇萍
• 申請（專利權）人: 深圳市華星光電半導體顯示技術有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 李新干

本申請實施例提供一種柵極驅動電路和顯示面板，該柵極驅動電路通過將下拉維持電路中的反相器的晶體管減少，使得反相器連接的信號輸出端減少，從而使得下拉維持電路中其他的晶體管的數(shù)量減少，從而減少了下拉維持電路中的晶體管和信號輸出端的數(shù)量，從而減少了柵極驅動電路中的晶體管和信號輸出端的數(shù)量，從而緩解了現(xiàn)有顯示面板存在柵極驅動電路中的晶體管占用空間較大，導致顯示面板的邊框較大的技術問題。

技術領域

本申請涉及顯示技術領域，尤其是涉及一種柵極驅動電路和顯示面板。

背景技術

現(xiàn)有顯示器件中為了節(jié)省成本，降低邊框，會在顯示面板中設置GOA(Gate DriverOn Array，陣列基板行驅動技術)電路，即柵極驅動電路，使得可以節(jié)省柵極驅動芯片和減小邊框，但在柵極驅動電路中，為了保持柵極輸出的電壓的波形正常，會在GOA電路中設置上拉控制電路、上拉電路、下拉電路、下拉維持電路、自舉電容、信號傳輸電路，使得GOA電路正常工作，但由于GOA電路中的晶體管的數(shù)量較多，而晶體管占用的空間較大，導致顯示面板的邊框較大，無法實現(xiàn)窄邊框。

所以，現(xiàn)有顯示面板存在柵極驅動電路中的晶體管占用空間較大，導致顯示面板的邊框較大的技術問題。

發(fā)明內容

本申請實施例提供一種柵極驅動電路和顯示面板，用以緩解現(xiàn)有顯示面板存在柵極驅動電路中的晶體管占用空間較大，導致顯示面板的邊框較大的技術問題。

本申請實施例提供一種柵極驅動電路，該柵極驅動電路包括：

上拉控制電路，與第一點連接，用于在顯示時間段將所述第一點的電位拉高；

信號傳輸電路，與所述第一點和所述上拉控制電路連接，用于將第一級傳信號輸出端的電位拉高；

上拉電路，與所述第一點和所述上拉控制電路連接，用于將第一信號輸出端的電位拉高；

下拉電路，與所述第一點連接，用于在顯示時間段將所述第一點的電位拉低；

下拉維持電路，與所述第一點連接，用于維持所述第一點的低電位；

其中，所述下拉維持電路包括反相器和低電位電壓端，所述反相器包括第一晶體管、第二晶體管、第三晶體管，第三晶體管的柵極與所述第一點連接，所述第三晶體管的第一電極與所述第一晶體管的第二電極連接，所述第三晶體管的第一電極與所述第二晶體管的第二電極連接，所述第三晶體管的第一電極與第二信號輸出端連接，所述第三晶體管的第二電極與所述低電位電壓輸入端連接。

在一些實施例中，所述反相器還包括高電位電壓端、第一低頻時鐘信號端和第二低頻時鐘信號端，所述第一晶體管的柵極與所述第一低頻時鐘信號端連接，所述第一晶體管的第一電極與所述高電位電壓端連接，所述第二晶體管的柵極與所述第二低頻時鐘信號端連接，所述第二晶體管的第一電極與所述高電位電壓端連接。

在一些實施例中，所述下拉維持電路還包括第四晶體管、第五晶體管、第一點和第二信號輸出端，所述第四晶體管的柵極與所述第二信號輸出端連接，所述第四晶體管的第一電極與所述第一點連接，所述第四晶體管的第二電極與所述低電位電壓輸入端連接，所述第五晶體管的柵極與所述第二信號輸出端連接，所述第五晶體管的第一電極與第一信號輸出端連接，所述第五晶體管的第二電極與所述低電位輸入端連接。

在一些實施例中，所述上拉控制電路包括第六晶體管、第一級傳信號輸入端、第一信號輸入端，所述第六晶體管的柵極與所述第一級傳信號輸入端連接，所述第六晶體管的第一電極與所述第一信號輸入端連接，所述第六晶體管的第二電極與所述第一點連接。

在一些實施例中，所述信號傳輸電路包括第七晶體管和第一級傳信號輸出端，所述第七晶體管的柵極與所述第一點連接，所述第七晶體管的第一電極與第一時鐘信號輸入端連接，所述第七晶體管的第二電極與所述第一級傳信號輸出端連接。