[發明專利]一種基于FPGA的多路視頻同步切換系統及方法

有效

• 申請號: 202010919713.3
• 申請日: 2020-09-04
• 公開（公告）號: CN112104819B
• 公開（公告）日: 2022-11-29
• 發明（設計）人: 程鵬;王子明
• 申請（專利權）人: 大連捷成科技有限公司
• 主分類號: H04N5/268
• 分類號: H04N5/268;H04N5/907
• 代理公司: 遼寧非凡達專利代理事務所(普通合伙) 21268
• 代理人: 馮懿

本發明涉及一種基于FPGA的多路視頻同步切換系統及方法。該系統包括一個仲裁模塊、一個視頻矩陣模塊、兩個幀同步模塊和一個視頻同步切換模塊。該方法在N路視頻需要做同步切換時，只需根據當前正在顯示的視頻源和待切換的目標視頻源來動態配置每一路視頻訪問DDR的許可，只允許正在顯示和即將顯示的視頻流訪問DDR，并關閉空閑視頻流對DDR的占用，以提高多路視頻同步時的內存優化利用。在切換結束后，新的視頻切換指令來臨之前，只需要對當前顯示的視頻進行幀同步即可，即沒有切換命令時，只允許1路視頻訪問DDR，節約DDR的使用。

技術領域

本發明涉及視頻切換技術領域，尤其涉及一種基于FPGA的多路視頻同步切換系統及方法。

背景技術

在廣電播出控制中非常重要的一個部分就是不同視頻源之間的切換。不論是錄制節目時多機位切換或是播出過程中的視頻插播，其中必不可少的環節便是統一的幀同步，這是為了確保視頻切換過程中所有視頻流保持對齊。將不同步的多路視頻寫入緩存，并在同一時刻從各自同一坐標位置讀取多路視頻，并保持每路視頻的緩存至少預留兩幀空間用來劃分讀寫分區，這樣在任何時候切換都不會造成視頻丟失或畫面撕裂。

通常情況下，需要用DDR SDRAM(Double Data Rate SDRAM，雙倍速率同步動態隨機存儲器)作為幀緩存，接收不同視頻源數據，再利用統一的參考信號同步讀取。若以FPGA(Field Programmable Gate Array，現場可編程門陣列)作為處理單元，以常見的FHD(FullHigh Definition，全高清)1080P60 YUV422/16bit視頻格式為例，每一路視頻幀同步需要占用至少3.98Gbit/s的DDR帶寬，在大部分只能支持DDR3(一種計算機內存規格)的FPGA系統中，多路視頻同時幀同步非常考驗DDR的吞吐量，主頻相同情況下只能通過增加DDR顆粒提高帶寬，顯然對于成本和功耗來說代價是很大的。

在大多數硬件設計時，都會根據產品需要做同步切換的通道數去設計提供足夠多的DDR顆粒確保帶寬和容量滿足需求。在這種資源足夠的情況下，只需要將所有視頻做統一的幀同步處理就可以直接進行切換，這種做法雖然對FPGA開發設計較為方便，但缺乏對成本和有效利用率的考慮。

發明內容

鑒于上述現有技術的不足，本申請的目的在于提供一種多路視頻同步切換系統及方法，旨在解決現有技術中多路視頻同步切換時，將多路視頻一并緩存從而浪費資源的問題，實現根據當前正在顯示的視頻源和待切換的目標視頻源來動態配置每一路視頻訪問DDR的許可，只允許正在顯示和即將顯示的視頻流訪問DDR，并關閉空閑視頻流對DDR的占用，以提高多路視頻同步時的內存優化利用。

本發明的技術方案如下：

本發明第一方面提供一種基于FPGA的多路視頻同步切換系統，裝載在FPGA上的程序，按照計算機程序實現的功能劃分，其包括仲裁模塊、視頻矩陣模塊、幀同步模塊和視頻同步切換模塊；

仲裁模塊，用于1)實時收集視頻切換指令；2)將實時更新的視頻切換映射表發送給視頻矩陣模塊；3)實時監控切換過程中幀同步模塊B的DDR寫入狀態，當收到幀同步模塊B發送的響應信號時就將該幀同步模塊的輸出定義為可用，當收到視頻畫面切換命令后，發送第一視頻切換使能信號給視頻同步切換模塊；4)接收到視頻同步切換模塊發送的第一視頻切換完成響應信號后，向視頻矩陣模塊發送視頻源復制指令；5)實時監控切換過程中幀同步模塊A的DDR寫入狀態，當收到幀同步模塊A發送的響應信號時，發送第二視頻切換使能信號給視頻同步切換模塊；6)接收到視頻同步切換模塊發送的第二視頻切換完成響應信號后，向視頻矩陣模塊發送停止向幀同步模塊B輸出內容的指令；所述視頻切換指令包括視頻切換映射表，所述視頻切換映射表中含有當前視頻源和目標切換視頻源兩個信息；