[發明專利]一種數據傳輸方法、系統及電子設備和存儲介質

有效

• 申請號: 202010915113.X
• 申請日: 2020-09-03
• 公開（公告）號: CN112131156B
• 公開（公告）日: 2022-03-22
• 發明（設計）人: 沈欣舞;馬恒;劉文濤
• 申請（專利權）人: 山東云海國創云計算裝備產業創新中心有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F15/78
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王曉坤

本申請公開了一種數據傳輸方法、系統及一種電子設備和計算機可讀存儲介質，該方法包括：當任一CPU進行數據寫入時，判斷環形輸出緩沖區是否鎖定；如果否，則對環形輸出緩沖區進行鎖定操作；鎖定成功后將待寫入的字符串數據寫入環形輸出緩沖區中，在寫入后對環形輸出緩沖區對應的控制寄存器組內的寫指針進行更新，并同步更新TAP寄存器中的寫指針，以便JTAG設備檢測到寫指針更新后通過JTAG接口讀取環形輸出緩沖區中更新的字符串數據。由上可知，本申請通過JTAG接口與多CPU芯片進行字符串傳輸，可復用JTAG接口，無需利用UART接口，節約了芯片引腳資源，減小了芯片面積，同時減少了評估板元器件數量，提升了調試效率。

技術領域

本申請涉及計算機技術領域，更具體地說，涉及一種數據傳輸方法、系統及一種電子設備和一種計算機可讀存儲介質。

背景技術

現如今，采用ARM公司的CPU進行SoC開發已經非常普遍，通常以ARM CPU作為系統的主要處理器，根據應用場景不同，搭配多個其他CPU，構成一個復雜的片上系統。這些SoC一般都會采用ARM公司提出的CoreSight架構實現芯片的調試功能，CoreSight中的DAP(Debug Access Port)AHB-AP接口，可以實現從JTAG到芯片內AHB總線的直接訪問，從而JTAG設備可以實時訪問AHB總線上連接的芯片內資源，比如RAM，DDR等。

UART在芯片調試，尤其復雜SoC的軟硬件聯合調試中，通常作為調試信息的收發接口。UART配置簡單，工作穩定，可以很好的滿足字符串信息的傳輸任務。為了實現UART傳輸，需要在評估板或樣機上保留專門的UART接口，通常是由一個UART轉USB接口芯片和一個USB連接器構成。JTAG是一種業界通用的標準測試協議，JTAG邏輯幾乎存在于所有的芯片中，JTAG接口通常作為芯片測試，軟硬件聯合調試的接口，同時也用作FPGA、CPLD的編程接口。

在一般的芯片評估板上，會同時實現JTAG和UART接口，JTAG接口主要用于芯片硬件調試，UART接口主要用于軟件打印日志信息。復雜SoC中存在多個CPU，因而通常不得不實現多個UART接口、供不同CPU輸出各自的日志信息，但這樣也同時帶來了芯片引腳增多、面積增大，評估板器件增加和成本上升。為了節約成本，芯片內通常不會為所有CPU都實現各自的UART，這樣就為芯片的調試帶來了不便。

因此，如何解決上述問題是本領域技術人員需要重點關注的。

發明內容

本申請的目的在于提供一種數據傳輸方法、系統及一種電子設備和一種計算機可讀存儲介質，節約了芯片引腳資源，同時減少了評估板元器件數量。

為實現上述目的，本申請提供了一種數據傳輸方法，包括：

當任一CPU進行數據寫入時，判斷預設的環形輸出緩沖區是否鎖定；

若所述環形輸出緩沖區處于未鎖定狀態，則對所述環形輸出緩沖區進行鎖定操作；

當鎖定成功后，將待寫入的第一類字符串數據寫入所述環形輸出緩沖區中，在寫入后對所述環形輸出緩沖區對應的控制寄存器組內的第一寫指針進行更新；

根據所述第一寫指針同步更新TAP寄存器中的第二寫指針，以便JTAG設備檢測到所述第二寫指針更新后通過JTAG接口讀取所述環形輸出緩沖區中更新的字符串數據。

可選的，所述若所述環形輸出緩沖區處于未鎖定狀態，則對所述預設環形輸出緩沖區進行鎖定操作，包括：

若所述環形輸出緩沖區處于未鎖定狀態，則向寫入鎖寄存器中寫入當前執行寫入操作的CPU對應的目標標識符；

獲取所述寫入鎖寄存器中的當前標識符，通過對比所述當前標識符和所述目標標識符是否一致，驗證所述鎖定操作是否成功。

可選的，所述當鎖定成功后，將待寫入的第一類字符串數據寫入所述環形輸出緩沖區中，包括：