[發明專利]半導體裝置及其制造方法

在審

• 申請號: 202010914861.6
• 申請日: 2020-09-03
• 公開（公告）號: CN112635464A
• 公開（公告）日: 2021-04-09
• 發明（設計）人: 黃則堯
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L23/528;H01L21/8242
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 謝強;黃艷

本公開提出了一種半導體裝置及其制造方法。該半導體裝置包括一基底、一第一位元線、一第二位元線、一第一虛設位元線及一第二虛設位元線。該基底包括一中央陣列區域和一邊緣陣列區域，該邊緣陣列區域圍繞該中央陣列區域。該第一位元線設置于該中央陣列區域的上方。該第二位元線設置于該中央陣列區域的上方，且該第二位元線是高出并偏移自該第一位元線。該第一虛設位元線設置于該邊緣陣列區域的上方。該第二虛設位元線設置于該第一虛設位元線的正上方。

技術領域

本公開主張2019/10/08申請的美國正式申請案第16/596,057號的優先權及益處，該美國正式申請案的內容以全文引用的方式并入本文中。

背景技術

半導體裝置被用于各種電子設備的應用當中，例如個人電腦、手機、數碼相機和其他電子設備。為滿足對計算能力不斷增長的需求，半導體裝置的尺寸不斷地縮小。然而，半導體裝置微型化的過程使其制造方面遭遇著各種問題，這些問題將影響半導體裝置最終的電特性、品質和產率。因此，在提高半導體裝置的性能、質量、良率和可靠性等方面仍然面臨挑戰。

上文的“現有技術”說明僅是提供背景技術，并未承認上文的“現有技術”說明公開本公開的標的，不構成本公開的現有技術，且上文的“現有技術”的任何說明均不應作為本公開的任一部分。

發明內容

本公開的一實施例公開一半導體裝置，該半導體裝置包括一基底、一第一位元線、一第二位元線、一第一虛設位元線及一第二虛設位元線。該基底包括一中央陣列區域和一邊緣陣列區域，該邊緣陣列區域圍繞該中央陣列區域。該第一位元線設置于該中央陣列區域的上方。該第二位元線設置于該中央陣列區域的上方，且該第二位元線是高出并偏移自該第一位元線。該第一虛設位元線設置于該邊緣陣列區域的上方。該第二虛設位元線設置于該第一虛設位元線的正上方。

在本公開的一些實施例中，該第一位元線包括一第一位元線底部導電層和一第一位元線頂部導電層，該第一位元線底部導電層設置于該中央陣列區域的上方，該第一位元線頂部導電層設置于該第一位元線底部導電層上。

在本公開的一些實施例中，該半導體裝置還包括一第一位元線插塞設置于該第一位元線下，其中該第一位元線插塞的下部部分埋設于該基底中。

在本公開的一些實施例中，該半導體裝置還包括一第一位元線覆蓋層設置于該第一位元線的上方，其中該第一位元線覆蓋層由氧化硅、氮化硅、氮氧化硅、氧化氮化硅或摻雜氟的硅酸鹽所形成。

在本公開的一些實施例中，該半導體裝置還包括多個第一位元線間隙壁貼設于該第一位元線的側壁，其中該多個第一位元線間隙壁由氧化硅、氮化硅、氮氧化硅或氧化氮化硅所形成。

在本公開的一些實施例中，該半導體裝置還包括多個字元線設置于該中央陣列區域。

在本公開的一些實施例中，該半導體裝置還包括多個氣隙相鄰于該第二位元線的側壁及該第二虛設位元線的側壁。

在本公開的一些實施例中，該半導體裝置還包括多個覆蓋用間隙壁相鄰于該第二位元線的側壁及該第二虛設位元線的側壁，其中該多個覆蓋用間隙壁由氧化硅、氮化硅、氮氧化硅或氧化氮化硅所形成。

在本公開的一些實施例中，該半導體裝置還包括多個襯墊設置于該第二位元線的側壁與該多個覆蓋用間隙壁之間以及該第二虛設位元線的側壁與該多個覆蓋用間隙壁之間。

在本公開的一些實施例中，該半導體裝置還包括多個電容結構設置于該中央陣列區域和該邊緣陣列區域的上方。

在本公開的一些實施例中，該半導體裝置還包括多個電容插塞設置于該多個電容結構和該基底之間。

在本公開的一些實施例中，該半導體裝置還包括一第二位元線插塞設置于該中央陣列區域的上方，其中該第二位元線非對稱地設置于該第二位元線插塞上。