[發明專利]一種集成靜電放電保護二極管的半導體功率器件在審
| 申請號: | 202010913672.7 | 申請日: | 2020-09-03 |
| 公開(公告)號: | CN112038407A | 公開(公告)日: | 2020-12-04 |
| 發明(設計)人: | 黃英杰;顧南雁 | 申請(專利權)人: | 深圳市迪浦電子有限公司 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L27/02 |
| 代理公司: | 上海申匯專利代理有限公司 31001 | 代理人: | 徐俊 |
| 地址: | 518000 廣東省深圳市福田區*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 集成 靜電 放電 保護 二極管 半導體 功率 器件 | ||
本發明公開了一種改進的集成有ESD箝位二極管的溝槽式半導體功率器件,對ESD箝位二極管總周長進行了優化,其中所述的ESD箝位二極管包括由交替排列的第一導電類型的摻雜區和第二導電類型的摻雜區組成的多個背靠背的齊納二極管,其中ESD箝位二極管的陽極連接至有源區內的溝槽柵,以降低柵電阻。
技術領域
本發明主要涉及半導體功率器件的布圖和器件結構。更具體地,本發明涉及一種集成有陽極連接至溝槽柵以提高開關速度的靜電放電(ESD,electrostatic discharge)保護二極管的半導體功率器件的優化布局和器件結構。
背景技術
對于集成有柵(gate,柵極,下同)-源(Source,源極,下同)ESD箝位二極管的半導體功率器件來說,傳統的布圖和器件結構仍有一定的限制。例如在現有技術美國專利公開號8,053,808(如圖1A和1B所示)中,在柵金屬墊片和源金屬墊片之間僅有一種ESD二極管區域。對于具有高ESD等級的小型器件而言,并沒有太多的空間預算,這就要求增加柵金屬墊片上的ESD二極管的外周總長度以增強ESD的性能。
為了改善空間的限制,圖1C和1D分別為上述美國專利公開號8,053,808的另兩種結構。其中,圖1C所示為金屬氧化物半導體場效應晶體管(MOSFET)器件100,其包括一個位于器件100外周邊緣的連至柵金屬導線125的柵金屬墊片110以及一個源金屬墊片120。在源金屬墊片120、柵金屬墊片110以及柵金屬導線110’之間存在一個金屬間隙115。柵-源ESD箝位二極管130連接于柵金屬導線125和源金屬墊片120之間。圖1D是另一個MOSFET器件200的俯視圖,其中包括一個源金屬墊片211和一個連接至柵金屬導線213的柵金屬墊片212,且二者中間存在一個金屬間隙214。與圖1C中所示的MOSFET器件100不同,圖1D所示的MOSFET200還進一步包括多晶硅電阻215連同柵-源ESD箝位二極管216,它們連接至柵金屬導線213和源金屬墊片211之間。此外,在圖1D中,還有另一種柵-源ESD箝位二極管217,其連接在柵金屬墊片212和源金屬墊片211之間。圖1C和圖1D中所有的柵-源ESD箝位二極管包括具有許多交替排列的n+摻雜區和p+摻雜區組成的多個背靠背的齊納二極管,其中,所述的許多交替排列的n+摻雜區和p+摻雜區都具有帶狀結構,這使得在器件的制造過程對多晶硅進行干法刻蝕的步驟中可能會損壞所述的柵-源ESD箝位二極管的邊緣區域,從而導致在損壞的柵-源ESD箝位二極管的邊緣區域處存在電流泄露通道。因此,現有技術中僅有兩種類型的柵-源ESD箝位二極管:第一種類型形成于柵金屬墊片和源金屬墊片之間,第二種類型形成于源金屬墊片和柵金屬導線之間。特別對于小型器件而言,由于芯片尺寸的限制,柵-源ESD箝位二極管并沒有足夠的空間預算,這就需要增加柵-源ESD箝位二極管的總周長來增強ESD的性能。
圖1E示為美國專利公開號8,466,514公開的一種改進的布局版圖,在溝槽式半導體功率器件300的源電極和柵電極之間,存在用于提供ESD保護的四種類型的柵-源ESD箝位二極管:第一類型柵-源ESD箝位二極管(ESD1)連接在柵金屬墊片301和源金屬墊片303之間;第二類型柵-源ESD箝位二極管(ESD2)連接在柵金屬墊片301和源金屬導線304之間;第三類型柵-源ESD箝位二極管(ESD3)連接在柵金屬導線302和源金屬墊片303之間;第四類型柵-源ESD箝位二極管(ESD4)連接在柵金屬導線302和源金屬導線304之間。因此,與僅含有兩種類型的柵-源ESD箝位二極管的現有技術(圖1A~1D所示)相比,根據美國專利公開號8,466,514公開的改進的布局版圖和器件結構多了兩種類型的柵-源ESD箝位二極管,通過增加柵-源ESD箝位二極管的總周長來增強ESD的性能,這對于小型器件來講意義重大。然而,在上述發明中,有源區周圍用作ESD二極管陽極的柵金屬導線并沒有連接至溝槽柵,使得柵極電阻Rg較大從而導致開關速度慢,特別是對于P溝道溝槽式MOSFET而言。
因此,在集成有柵-源ESD箝位二極管的半導體功率器件領域中,有必要提供一種新的布局和器件結構,可以在不犧牲器件其他性能的條件下,通過優化柵-源ESD箝位二極管的總周長來增強ESD性能,降低柵電阻Rg并提高開關速度。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于深圳市迪浦電子有限公司,未經深圳市迪浦電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010913672.7/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





