[發明專利]半導體裝置及其制造方法

在審

• 申請號: 202010913134.8
• 申請日: 2020-09-03
• 公開（公告）號: CN112490284A
• 公開（公告）日: 2021-03-12
• 發明（設計）人: 佐貫朋也;中塚圭祐;吉水康人
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L29/45
• 分類號: H01L29/45;H01L23/522;H01L21/768;H01L27/11573;H01L27/11582
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 徐殿軍

實施方式提供一種能夠降低基板與接觸插塞的接觸電阻的半導體裝置及其制造方法。根據一個實施方式，半導體裝置具備基板，該基板包含兩個元件區域，并且所述元件區域沿與所述基板的表面平行的第一方向延伸，并在與所述第一方向交叉的第二方向上相互鄰接。所述裝置還具備設于所述基板的上方的布線層。所述裝置還具備設于所述基板與所述布線層之間的絕緣膜。所述裝置還具備插塞，該插塞在所述絕緣膜內，沿所述第二方向、以及與所述第一方向及第二方向交叉的第三方向延伸，設于所述元件區域的各個上，并與所述元件區域及所述布線層電連接。

相關申請

本申請享受以日本專利申請2019－165574號(申請日：2019年9月11日)為基礎申請的優先權。本申請通過參照該基礎申請而包含基礎申請的全部內容。

技術領域

本發明的實施方式涉及半導體裝置及其制造方法。

背景技術

在形成與基板接觸的接觸插塞的情況下，基板與接觸插塞的接觸電阻變高成為問題。

發明內容

實施方式提供一種能夠降低基板與接觸插塞的接觸電阻的半導體裝置及其制造方法。

根據一個實施方式，半導體裝置具備基板，該基板包含兩個元件區域，并且所述元件區域沿與所述基板的表面平行的第一方向延伸，并在與所述第一方向交叉的第二方向上相互鄰接。所述裝置還具備設于所述基板的上方的布線層。所述裝置還具備設于所述基板與所述布線層之間的絕緣膜。所述裝置還具備插塞，該插塞在所述絕緣膜內，沿所述第二方向、以及與所述第一方向及第二方向交叉的第三方向延伸，設于所述元件區域的各個上，并與所述元件區域及所述布線層電連接。

附圖說明

圖1是表示第一實施方式的半導體裝置的結構的剖面圖。

圖2是表示第一實施方式的柱狀部的結構的剖面圖。

圖3是表示第一實施方式的半導體裝置的制造方法的剖面圖。

圖4是表示第一實施方式的電路芯片的結構的剖面圖。

圖5是表示第一實施方式的比較例的電路芯片的結構的剖面圖。

圖6的(a)～(c)是表示第一實施方式的電路晶片的制造方法的剖面圖。

圖7是表示第二實施方式的電路芯片的結構的剖面圖。

圖8是表示第三實施方式的電路芯片的結構的剖面圖。

圖9的(a)、(b)是表示第四實施方式的電路芯片的結構的俯視圖。

圖10是表示圖9的區域R1以及區域R2的電路構成的電路圖。

附圖標記說明

1：陣列芯片，2：電路芯片，

11：存儲單元陣列，12：絕緣膜，13：層間絕緣膜，

14：層間絕緣膜，15：基板，16：基板，

21：階梯結構部，22：接觸插塞，

23：字線層，24：通孔插塞，

31：晶體管，32、32a、32b：柵極電極，

33：接觸插塞，34：布線層，35：布線層，

36：布線層，37：通孔插塞，38：金屬焊盤，

41：金屬焊盤，42：通孔插塞，43：布線層，

44：通孔插塞，45：金屬焊盤，46：鈍化膜，

51：絕緣層，52：阻擋絕緣膜，53：電荷蓄積層，