[發(fā)明專利]一種對通訊無干擾的高速實時數(shù)據(jù)捕獲方法

有效

• 申請?zhí)枺?/td>: 202010912593.4
• 申請日: 2020-09-02
• 公開（公告）號: CN112104489B
• 公開（公告）日: 2023-03-14
• 發(fā)明（設(shè)計）人: 董占鵬;張興隆;張超;徐東遠;范陽;唐紹飛;葉有平
• 申請（專利權(quán)）人: 中國航空工業(yè)集團公司西安飛行自動控制研究所
• 主分類號: H04L41/14
• 分類號: H04L41/14;H04L43/0823;G06F11/22;G06F5/06
• 代理公司: 中國航空專利中心 11008
• 代理人: 王世磊

1.一種對通訊無干擾的高速實時數(shù)據(jù)捕獲方法，其特征在于，所述方法包括：

抓取總線網(wǎng)絡(luò)上的實際數(shù)據(jù)，并通過電平一分二芯片產(chǎn)生第一數(shù)據(jù)和第二數(shù)據(jù)，第一數(shù)據(jù)回傳至總線網(wǎng)絡(luò)，第二數(shù)據(jù)進入數(shù)據(jù)包解析模塊；

所述數(shù)據(jù)包解析模塊包括依次數(shù)據(jù)連接的FPGA通道和處理器模塊；數(shù)據(jù)包解析模塊對第二數(shù)據(jù)進行解析，將獲取的第二數(shù)據(jù)寫入FPGA通道的共享Buffer緩沖區(qū)；處理器模塊根據(jù)不同的協(xié)議棧，對第二數(shù)據(jù)的不同數(shù)據(jù)幀格式進行解析，存儲已分析的數(shù)據(jù)塊；

上位機讀取處理器模塊中所述已分析的數(shù)據(jù)塊；上位機通過網(wǎng)絡(luò)端口輸入理論數(shù)據(jù)，并產(chǎn)生測試序列；上位機的控制通訊模塊開始接收測試序列，并發(fā)送給處理器模塊；控制通訊模塊接收過程中檢測上位機接收器的FIFO狀態(tài)，當FIFO半滿時，上位機開始讀取處理器模塊所接收的測試序列，并與所述已分析的數(shù)據(jù)塊進行比較，統(tǒng)計誤碼數(shù)及計算誤碼率；當FIFO全滿時，接收測試序列完畢，上位機對統(tǒng)計的誤碼數(shù)及計算的誤碼率進行顯示；

上位機的控制通訊模塊開始接收測試序列時，上位機的控制通訊模塊判斷理論數(shù)據(jù)的發(fā)送碼是否足夠；當理論數(shù)據(jù)的發(fā)送碼足夠時，上位機的控制通訊模塊停止發(fā)送測試序列給處理器模塊，并停止接收測試序列。

2.根據(jù)權(quán)利要求1所述的實時數(shù)據(jù)捕獲方法，其特征在于，所述方法包括：所述數(shù)據(jù)包解析模塊還包括PCIe交換芯片，PCIe交換芯片分別與FPGA通道和處理器模塊數(shù)據(jù)連接，以提高FPGA通道和處理器模塊之間的數(shù)據(jù)傳輸。

3.根據(jù)權(quán)利要求1所述的實時數(shù)據(jù)捕獲方法，其特征在于，所述方法包括：

數(shù)據(jù)包解析模塊對第二數(shù)據(jù)的解析過程包括：處理器模塊獲取第二數(shù)據(jù)中數(shù)據(jù)幀的MAC地址段的前4個字節(jié)，根據(jù)前4個字節(jié)判斷數(shù)據(jù)幀格式；處理器模塊根據(jù)數(shù)據(jù)幀格式將第二數(shù)據(jù)的數(shù)據(jù)地址分配給對應(yīng)的協(xié)議棧；處理器模塊將各個協(xié)議棧處理的數(shù)據(jù)回收，并將地址空間返回給第二數(shù)據(jù)；每個協(xié)議棧的線程均分配兩個數(shù)據(jù)隊列，分別用于存儲第二數(shù)據(jù)中待分析的數(shù)據(jù)塊和已分析的數(shù)據(jù)塊。

4.根據(jù)權(quán)利要求1所述的實時數(shù)據(jù)捕獲方法，其特征在于，所述方法還包括：上位機識別第二數(shù)據(jù)的前導(dǎo)碼，并根據(jù)需求識別FPGA通道中注入故障碼的位置；通過FPGA通道的JTAG端口燒寫故障碼；FPGA通道將故障碼注入給總線網(wǎng)絡(luò)。

5.根據(jù)權(quán)利要求1所述的實時數(shù)據(jù)捕獲方法，其特征在于，所述電平一分二芯片為CML或LVDS電平一分二芯片。

6.根據(jù)權(quán)利要求1所述的實時數(shù)據(jù)捕獲方法，其特征在于，總線網(wǎng)絡(luò)上的實際數(shù)據(jù)通過可插拔模塊輸入所述電平一分二芯片；第一數(shù)據(jù)通過可插拔模塊輸出至總線網(wǎng)絡(luò)。

7.根據(jù)權(quán)利要求6所述的實時數(shù)據(jù)捕獲方法，其特征在于，所述可插拔模塊為小型可熱插拔收發(fā)一體模塊。

8.根據(jù)權(quán)利要求2所述的實時數(shù)據(jù)捕獲方法，其特征在于，F(xiàn)PGA通道、PCIe交換芯片和處理器模塊通過PCIeX4總線接口連接。