[發明專利]一種芯片測試方法及相關設備

有效

• 申請號: 202010909052.6
• 申請日: 2020-09-02
• 公開（公告）號: CN111766509B
• 公開（公告）日: 2020-12-25
• 發明（設計）人: 謝長華
• 申請（專利權）人: 深圳芯邦科技股份有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 深圳市深佳知識產權代理事務所(普通合伙) 44285
• 代理人: 李杭

1.一種芯片測試方法，其特征在于，包括：

通過目標芯片的第一目標管腳獲取目標時序信號，所述目標芯片為待進行管腳測試的芯片；

對所述目標時序信號進行分析，以判斷所述目標時序信號是否為管腳測試指令，所述管腳測試指令與所述目標芯片的N個待測管腳中每個待測管腳對應的M個待測項目相對應，其中，N和M均為大于或等于1的正整數；

當所述目標時序信號為所述管腳測試指令時，啟動計時器，并在所述計時器的計時時長達到預設時長時，斷開所述N個待測管腳與測試機的連接；

獲取與所述管腳測試指令對應的測試參數；

根據與所述管腳測試指令對應的測試參數對所述N個待測管腳中每個待測管腳對應的M個待測項目進行測試，得到測試結果。

2.根據權利要求1所述的方法，其特征在于，所述通過第一目標管腳獲取目標時序信號包括：

通過信號采樣電路捕獲用戶通過所述第一目標管腳輸入的所述目標時序信號。

3.根據權利要求1或2所述的方法，其特征在于，所述根據與所述管腳測試指令對應的測試參數對所述N個待測管腳中每個待測管腳對應的M個待測項目進行測試，得到測試結果包括：

確定目標待測項目，所述目標待測項目為目標待測管腳對應的M個待測項目中的任意一個待測項目，所述目標待測管腳為所述N個待測管腳中的任意一個待測管腳；

根據所述管腳測試指令對應的測試參數對所述目標待測項目進行測試，得到所述測試結果。

4.根據權利要求2所述的方法，其特征在于，所述方法包括：

將所述測試結果進行鎖存；

通過第二目標管腳接收所述用戶輸入的特定時序信號，所述第二目標管腳為所述目標芯片中的特定管腳；

根據所述特定時序信號輸出鎖存后的所述測試結果。

5.根據權利要求1或2所述的方法，其特征在于，所述M個待測項目為如下待測項目的至少一個：

管腳輸入輸出測試、管腳上拉電阻測試、管腳下拉電阻測試、相鄰管腳短路測試以及多模式管腳測試。

6.一種芯片測試裝置，其特征在于，包括：

第一獲取單元，用于通過目標芯片的第一目標管腳獲取目標時序信號，所述目標芯片為待進行管腳測試的芯片；

分析單元，用于對所述目標時序信號進行分析，以判斷所述目標時序信號是否為管腳測試指令，所述管腳測試指令與所述目標芯片的N個待測管腳中每個待測管腳對應的M個待測項目相對應，其中，N和M均為大于或等于1的正整數；

處理單元，用于當所述目標時序信號為所述管腳測試指令時，啟動計時器，并在所述計時器的計時時長達到預設時長時，斷開所述N個待測管腳與測試機的連接；

第二獲取單元，用于獲取與所述管腳測試指令對應的測試參數；

測試單元，用于根據與所述管腳測試指令對應的測試參數對所述N個待測管腳中每個待測管腳對應的M個待測項目進行測試，得到測試結果。

7.根據權利要求6所述的裝置，其特征在于，所述第一獲取單元具體用于：

通過信號采樣電路捕獲用戶通過所述第一目標管腳輸入的所述目標時序信號。

8.根據權利要求6或7所述的裝置，其特征在于，所述測試單元具體用于：

確定目標待測項目，所述目標待測項目為目標待測管腳對應的M個待測項目中的任意一個待測項目，所述目標待測管腳為所述N個待測管腳中的任意一個待測管腳；

根據所述管腳測試指令對應的測試參數對所述目標待測項目進行測試，得到所述測試結果。

9.一種芯片，其特征在于，所述芯片包括至少一個處理器和接口電路；所述接口電路為所述至少一個處理器提供數據或指令的輸入和/或輸出，當所述至少一個處理器處理所述數據或指令時，實現如權利要求1至5中任一項所述的方法。

10.一種計算機可讀存儲介質，其特征在于，包括計算機指令，當所述計算機指令在計算機設備上運行時，使得所述計算機設備執行如權利要求1至5中任一項所述的方法。