[發(fā)明專利]一種基于FPGA的DBF雷達多通道數(shù)字信號幅度相位誤差校準(zhǔn)電路

在審

• 申請?zhí)枺?/td>: 202010906984.5
• 申請日: 2020-09-02
• 公開（公告）號: CN112230188A
• 公開（公告）日: 2021-01-15
• 發(fā)明（設(shè)計）人: 李洪濤;張佳怡;林舒情;周仕祺;陸曉明;郭云燕;彭嘉宇;范延偉;胡文豪;彭文麗;李雅淇;童朝平;陳寧;彭學(xué)江
• 申請（專利權(quán)）人: 中安銳達（北京）電子科技有限公司
• 主分類號: G01S7/40
• 分類號: G01S7/40
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于FPGA的DBF雷達多通道數(shù)字信號幅度相位誤差校準(zhǔn)電路，其特征在于：一種基于FPGA的DBF雷達多通道數(shù)字信號幅度相位誤差校準(zhǔn)電路由幅度相位差計算電路、校準(zhǔn)系數(shù)生成電路、幅度相位校準(zhǔn)電路以及同步驗證電路四部分組成。

2.對于并行輸入的N路中頻數(shù)字輸入信號，首先經(jīng)過幅度相位差計算電路，計算得到各個輸入通道與參考通道M的幅度相位誤差（因為理論上，各個通道的幅度相位應(yīng)該一致，因此簡稱幅度相位誤差），并將幅度相位誤差結(jié)果送至校準(zhǔn)系數(shù)生成電路；然后，校準(zhǔn)系數(shù)生成電路根據(jù)各通道的幅度相位誤差，生成校準(zhǔn)系數(shù)對各通道信號進行幅度相位補償，將各個通道的幅度相位值校準(zhǔn)至與參考通道完全一致，并將校準(zhǔn)系數(shù)送至幅度相位校準(zhǔn)電路；幅度相位校準(zhǔn)電路利用校準(zhǔn)系數(shù)生成電路產(chǎn)生的N個通道的校準(zhǔn)系數(shù)分別對N路輸入信號進行幅度相位的校準(zhǔn)，并將校準(zhǔn)后的信號送入同步驗證電路；最后，同步驗證電路對校準(zhǔn)后的信號重新進行幅度相位差計算，然后根據(jù)設(shè)定的閾值判斷各通道信號之間的幅度相位差是否滿足要求，并輸出指示信號，如果滿足要求則停止校準(zhǔn)，否則重新開始校準(zhǔn)。

3.根據(jù)權(quán)利要求1所描述的一種基于FPGA的DBF雷達多通道數(shù)字信號幅度相位誤差校準(zhǔn)電路，其特征在于：幅度相位差計算電路由校準(zhǔn)完成指示信號、幅度比較電路及相位比較電路組成；校準(zhǔn)完成信號控制幅度相位差計算電路是否進行計算；幅度比較電路首先利用取模電路計算各個通道的幅度值，然后將各個通道的幅度值與參考通道M比較，得到各個通道的幅度誤差；相位比較電路首先利用CORDIC電路計算各個通道的相位值，然后將各個通道的相位值與參考通道M比較，得到各個通道的相位誤差。

4.根據(jù)權(quán)利要求1所描述的一種基于FPGA的DBF雷達多通道數(shù)字信號幅度相位誤差校準(zhǔn)電路，其特征在于：校準(zhǔn)系數(shù)生成電路利用幅度相位差計算電路得到的相位差，對其進行取反運算，得到相位補償值；利用幅度相位差計算電路得到的幅度差，對其進行歸一化運算，得到幅度補償值，將各個通道的幅度補償值與相位補償值相乘，得到各個通道的校準(zhǔn)系數(shù)。

5.根據(jù)權(quán)利要求1所描述的一種基于FPGA的DBF雷達多通道數(shù)字信號幅度相位誤差校準(zhǔn)電路，其特征在于：幅度相位校準(zhǔn)電路將校準(zhǔn)系數(shù)生成電路生成的校準(zhǔn)系數(shù)作為一個乘數(shù)，將各個通道輸入的中頻信號作為另外一個乘數(shù)，利用復(fù)乘運算，得到經(jīng)過幅度相位校準(zhǔn)后中頻信號輸出。

6.根據(jù)權(quán)利要求1所描述的一種基于FPGA的DBF雷達多通道數(shù)字信號幅度相位誤差校準(zhǔn)電路，其特征在于：同步驗證電路對經(jīng)過幅度相位校準(zhǔn)電路校準(zhǔn)后輸出的中頻信號重新進行幅度相位差計算，然后進行幅度相位誤差閾值判斷，對幅度相位誤差大于閾值的多通道信號進行自動重復(fù)校準(zhǔn)，直至滿足閾值判斷為止。