[發明專利]一種由計數器和快慢延遲鏈構成的高精度數字脈寬調制器

有效

• 申請號: 202010906611.8
• 申請日: 2020-09-01
• 公開（公告）號: CN112104342B
• 公開（公告）日: 2023-06-23
• 發明（設計）人: 陳楠;魏廷存;楊利
• 申請（專利權）人: 西北工業大學
• 主分類號: H03K5/06
• 分類號: H03K5/06
• 代理公司: 西安凱多思知識產權代理事務所(普通合伙) 61290
• 代理人: 劉新瓊

本發明提供了一種由計數器和快慢延遲鏈構成的高精度數字脈寬調制器。該高精度數字脈寬調制器由粗調模塊、中調模塊、細調模塊和輸出模塊四個模塊組成；粗調模塊包括計數器、比較器與D觸發器，中調模塊包括延遲鎖相環DLL、慢延遲鏈、多路選擇器MUXA，細調模塊包括快延遲鏈、多路選擇器MUXB，輸出模塊包括脈沖發生器PG1、脈沖發生器PG2和RS觸發器。粗調模塊、中調模塊、細調模塊及輸出模塊依次連接，將數字占空比信號劃分為高權位數據、中權位數據和低權位數據后分別輸入粗調模塊、中調模塊和細調模塊，最終由輸出模塊輸出模擬占空比信號。本發明的DPWM具有轉換精度高、功耗和面積開銷小的優點。

技術領域

本發明屬于電力電子領域，具體涉及一種高精度數字脈寬調制器。

背景技術

在數字控制開關電源中，數字脈寬調制器DPWM(Digital?Pulse?WithModulation)是非常重要的部件。DPWM的分辨率(轉換精度)、電路面積和功耗等指標與數字控制開關電源的性能密切相關。DPWM的分辨率決定了占空比信號的控制精度，而且為了避免極限環現象，要求DPWM的分辨率必須高于ADC的分辨率。因此，設計和實現高分辨率的DPWM對于提升數字控制開關電源的性能十分重要。但是，對于高分辨率的DPWM，通常電路結構比較復雜，導致DPWM的電路面積和功耗開銷較大，使得開關電源的硬件成本增加和轉換效率降低。因此，需要設計合理的DPWM電路結構，在提高其分辨率的同時，還需減小電路面積和功耗。

在現有技術中，實現高分辨率數字脈寬調制器的電路結構可以分為四類，分別是：計數器型、延遲鏈型、Σ-Δ調制器型以及混合結構型。對于計數器型結構的DPWM，為了提高其分辨率，需要使用高頻的時鐘信號，尤其對于高開關頻率的開關電源，計數器的時鐘信號頻率呈指數增加，導致電路實現困難、整體功耗急劇增大。基于延遲鏈結構的高分辨率DPWM，要求高精度的延遲單元和大規模的延遲鏈電路，使得電路的功耗和面積顯著增加。基于Σ-Δ調制器的DPWM，由于電路結構復雜，同樣使得電路的功耗和面積開銷較大。由計數器和延遲鏈構成的混合結構型DPWM，可以同時兼顧DPWM的分辨率以及電路面積和功耗開銷，是目前的主流技術。

文獻“基于FPGA的高精度數字脈沖寬度調制方法[J]，太原學院學報(自然科學版)，2018,36(04):67-70”中，提出了一種由計數器和延遲鏈構成的混合結構型DPWM。該DPWM由計數器、比較器、延遲模塊以及SR觸發器等模塊組成，利用計數器-比較器粗調和延遲模塊細調的方式實現高分辨率的DPWM。由于采用計數器-比較器結構實現占空比的粗調，減小了延遲鏈電路的規模，從而減小了DPWM的面積和功耗。但是，由于該DPWM結構中的延遲鏈處于開環狀態，無閉環反饋調節機制，其延遲單元的延遲時間隨芯片制造工藝、電源電壓和工作溫度發生漂移，導致DPWM的轉換精度降低。另外，為了實現高精度的延遲鏈，需要較大的面積和功耗開銷。

發明內容

為了克服現有技術的不足，本發明提供了一種由計數器和快慢延遲鏈構成的高精度數字脈寬調制器。該高精度數字脈寬調制器由粗調模塊、中調模塊、細調模塊和輸出模塊四個模塊組成；粗調模塊包括計數器、比較器與D觸發器，中調模塊包括延遲鎖相環DLL、慢延遲鏈、多路選擇器MUXA，細調模塊包括快延遲鏈、多路選擇器MUXB，輸出模塊包括脈沖發生器PG1、脈沖發生器PG2和RS觸發器。粗調模塊、中調模塊、細調模塊及輸出模塊依次連接；將數字占空比信號劃分為高權位數據、中權位數據和低權位數據后分別輸入粗調模塊、中調模塊和細調模塊，最終由輸出模塊輸出模擬占空比信號。本發明的DPWM具有轉換精度高、功耗和面積開銷小的優點。

本發明解決其技術問題所采用的技術方案如下：

一種由計數器和快慢延遲鏈構成的高精度數字脈寬調制器，包括粗調模塊、中調模塊、細調模塊和輸出模塊；粗調模塊包括計數器、比較器與D觸發器，中調模塊包括延遲鎖相環DLL、慢延遲鏈、多路選擇器MUXA，細調模塊包括快延遲鏈、多路選擇器MUXB，輸出模塊包括脈沖發生器PG1、脈沖發生器PG2和RS觸發器；