[發明專利]阻變存儲器、阻變元件及其制備方法

有效

• 申請號: 202010904835.5
• 申請日: 2020-09-01
• 公開（公告）號: CN111969109B
• 公開（公告）日: 2023-09-19
• 發明（設計）人: 劉宇;沈鼎瀛;康賜俊;邱泰瑋;王丹云;單利軍
• 申請（專利權）人: 廈門半導體工業技術研發有限公司
• 主分類號: H10N70/20
• 分類號: H10N70/20;H10B63/00;H10N70/00
• 代理公司: 廈門創象知識產權代理有限公司 35232
• 代理人: 陳文戎

本發明公開了一種阻變元件的制備方法，包括以下步驟：采用刻蝕工藝、沉積工藝和磨平工藝交叉進行，以制備所述底電極、所述阻變層和所述頂電極；在制備所述底電極和所述阻變層的過程中，采用側墻工藝對所述底電極、所述阻變介質層和所述儲氧層中的至少一個進行優化處理，以使所述底電極與所述阻變介質層之間的接觸面積變小，和/或，所述阻變介質層與所述儲氧層之間的接觸面積變小。本發明的制備方法能夠在阻變層中形成導電絲，從而通過導電絲的形成和斷裂來實現低阻態和高阻態。本發明還公開了一種阻變元件以及具有其的阻變存儲器。

技術領域

本發明涉及存儲技術領域，特別涉及一種阻變元件的制備方法、一種阻變元件以及一種具有該阻變元件的阻變存儲器。

背景技術

相關技術中，阻變元件由底電極、阻變層和頂電極構成，阻變層位于頂電極和底電極之間，一般通過對阻變元件外加電壓，能夠在阻變層中形成導電絲，從而通過導電絲的形成和斷裂來實現低阻態和高阻態。

然而，現有的阻變元件中，元件和元件之間的接觸面積較大，導致導電絲在接觸面上分布的隨機性較高，進而影響整體阻變元件的電學性能。

發明內容

本發明旨在至少從一定程度上解決上述技術中的技術問題之一。為此，本發明的一個目的在于提出一種阻變元件的制備方法，能夠降低阻變元件中元件與元件之間的接觸面積，使得導電絲聚集在較小的有效區域中，大大提高阻變元件的電學性能。

本發明的第二個目的在于提出一種阻變元件。

本發明的第三個目的在于提出一種阻變存儲器。

為達到上述目的，本發明第一方面實施例提出的一種阻變元件的制備方法，所述阻變元件包括底電極、頂電極以及設置在所述底電極與所述頂電極之間的阻變層，所述阻變層包括鄰近所述頂電極的儲氧層和鄰近所述底電極的阻變介質層，所述制備方法包括以下步驟：采用刻蝕工藝、沉積工藝和磨平工藝交叉進行，以制備所述底電極、所述阻變層和所述頂電極；在制備所述底電極和所述阻變層的過程中，采用側墻工藝對所述底電極、所述阻變介質層和所述儲氧層中的至少一個進行優化處理，以使所述底電極與所述阻變介質層之間的接觸面積變小，和/或，所述阻變介質層與所述儲氧層之間的接觸面積變小。

根據本發明實施例的阻變元件的制備方法，其中，該阻變元件包括底電極、頂電極以及設置在底電極與頂電極之間的阻變層，阻變層包括鄰近頂電極的儲氧層和鄰近底電極的阻變介質層；該制備方法包括：首先，采用刻蝕工藝、沉積工藝和磨平工藝交叉進行，以制備出底電極、阻變層和頂電極；并且，在制備底電極和阻變層的過程中，采用側墻工藝對底電極、阻變介質層和儲氧層中的至少一個進行優化處理，以通過優化處理使得底電極與阻變介質層之間的接觸面積變小，和/或，阻變介質層與儲氧層之間的接觸面積變小；從而實現降低阻變元件中元件與元件之間的接觸面積，使得導電絲聚集在較小的有效區域中，大大提高阻變元件的電學性能。

另外，根據本發明上述實施例提出的阻變元件的制備方法還可以具有如下附加的技術特征：

可選地，根據本發明的一個實施例，采用側墻工藝對所述阻變介質層進行優化處理，包括：在制備好的底電極上沉積第一保護介質層，并對所述第一保護介質層進行刻蝕，以在所述底電極上方形成凹槽，其中，所述凹槽覆蓋所述底電極的部分；在帶有凹槽的第一保護介質層先后沉積阻變介質層和第二保護介質層，并對所述第二保護介質層進行磨平。

可選地，根據本發明的一個實施例，采用側墻工藝對所述阻變介質層進行優化處理，包括：在制備好的底電極上沉積第一保護介質層，并對所述第一保護介質層進行刻蝕，以在所述底電極上方形成保護介質塊，其中，所述保護介質塊覆蓋所述底電極的部分；在帶有保護介質塊的底電極上先后沉積阻變介質層和第二保護介質層，并對所述第二保護介質層進行磨平。