[發明專利]鐵電隨機訪問存儲器器件和方法

在審

• 申請號: 202010903577.9
• 申請日: 2020-09-01
• 公開（公告）號: CN113410236A
• 公開（公告）日: 2021-09-17
• 發明（設計）人: 楊柏峰;楊世海;徐志安
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/11507
• 分類號: H01L27/11507;G11C11/22
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 朱亦林

1.一種形成半導體器件的方法，所述方法包括：

形成突出高于襯底的第一鰭；

在所述第一鰭之上形成第一源極/漏極區域；

在所述第一鰭之上，在所述第一源極/漏極區域之間形成第一多個納米結構；

在所述第一多個納米結構周圍形成第一柵極結構；以及

在所述第一柵極結構之上并且與所述第一柵極結構電耦合地形成第一鐵電電容器。

2.根據權利要求1所述的方法，其中，形成所述第一多個納米結構包括：

在所述第一鰭之上形成第一層堆疊，所述第一層堆疊包括第一半導體材料和第二半導體材料的交替層；以及

在形成所述第一源極/漏極區域之后，選擇性地去除所述第一層堆疊的所述第一半導體材料，其中，在選擇性去除之后，所述第一層堆疊的所述第二半導體材料保留以形成所述第一多個納米結構。

3.根據權利要求2所述的方法，其中，形成所述第一多個納米結構還包括：在選擇性地去除所述第一半導體材料之前，至少去除所述第一層堆疊的所述第二半導體材料的頂層。

4.根據權利要求3所述的方法，其中，去除所述第二半導體材料的頂層包括：

在所述第一層堆疊周圍形成掩模層，所述掩模層比所述第一層堆疊從所述襯底延伸得更遠；

使所述掩模層凹陷以至少暴露所述第一層堆疊的所述第二半導體材料的頂層；以及

使用對所述第二半導體材料具有選擇性的蝕刻劑來執行蝕刻工藝，以至少去除所述第二半導體材料的經暴露的頂層。

5.根據權利要求3所述的方法，其中，形成所述第一柵極結構包括：

在所述第一多個納米結構周圍形成柵極電介質層；以及

在所述柵極電介質層周圍形成導電材料以形成柵極電極，其中，所述柵極電極在所述第二半導體材料的經去除的頂層的第一位置處具有第一寬度，其中，所述柵極電極在所述第一多個納米結構之間的第二位置處具有第二寬度，其中，所述第一寬度大于所述第二寬度。

6.根據權利要求2所述的方法，其中，形成所述第一多個納米結構還包括：在形成所述第一層堆疊之后且在所述選擇性去除之前：

使所述第一半導體材料的端部凹陷以在所述第一半導體材料中形成凹槽；以及

在所述凹槽中形成內部間隔件。

7.根據權利要求2所述的方法，其中，形成所述第一鐵電電容器包括：

在所述第一柵極結構之上并且與所述第一柵極結構電耦合地形成底部電極；

在所述底部電極之上形成鐵電膜；以及

在所述鐵電膜之上形成頂部電極。

8.根據權利要求2所述的方法，還包括：

在所述襯底之上形成第二鰭；

在所述第二鰭中形成第二源極/漏極區域；

在所述第二鰭之上、在所述第二源極/漏極區域之間形成第二多個納米結構，其中，所述第一多個納米結構具有第一數量的所述第二半導體材料的層，并且所述第二多個納米結構具有第二數量的所述第二半導體材料的層，其中，所述第一數量不同于所述第二數量；

在所述第二多個納米結構周圍形成第二柵極結構；以及

在所述第二柵極結構之上并且與所述第二柵極結構電耦合地形成第二鐵電電容器。

9.一種形成半導體器件的方法，所述方法包括：

形成突出高于襯底的第一鰭和第二鰭，所述第一鰭與所述第二鰭平行；

在所述第一鰭之上形成第一多個納米結構，所述第一多個納米結構包括彼此分開的第一數量的第一半導體材料的層；

在所述第二鰭之上形成第二多個納米結構，所述第二多個納米結構包括彼此分開的第二數量的所述第一半導體材料的層，所述第二數量小于所述第一數量；

在所述第一多個納米結構的相對端上形成第一源極/漏極區域；

在所述第二多個納米結構的相對端上形成第二源極/漏極區域；

在所述第一多個納米結構周圍形成第一柵極結構；以及

在所述第二多個納米結構周圍形成第二柵極結構。

10.一種半導體器件，包括：

襯底；

第一鰭，在所述襯底之上；

第一多個納米結構，在所述第一鰭之上，所述第一多個納米結構包括第一數量的第一半導體材料的層；

第一柵極結構，圍繞所述第一多個納米結構；

第二鰭，在所述襯底之上且與所述第一鰭相鄰；

第二多個納米結構，在所述第二鰭之上，所述第二多個納米結構包括第二數量的所述第一半導體材料的層，所述第二數量不同于所述第一數量；以及

第二柵極結構，圍繞所述第二多個納米結構。