[發明專利]半導體存儲器件

在審

• 申請號: 202010902350.2
• 申請日: 2020-09-01
• 公開（公告）號: CN112510049A
• 公開（公告）日: 2021-03-16
• 發明（設計）人: 孫龍勛;金哉勛;樸光浩;宋炫知;李耕希;鄭承宰
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11517
• 分類號: H01L27/11517;H01L27/11521;H01L27/11526;H01L27/11563;H01L27/11568;H01L27/11573
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 屈玉華

1.一種半導體存儲器件，包括：

在襯底上的外圍電路結構；

在所述外圍電路結構上的半導體層；

在所述半導體層上的電極結構，所述電極結構包括堆疊在所述半導體層上的電極；

垂直溝道結構，其穿透所述電極結構并且連接到所述半導體層；

穿透所述電極結構的分離結構，所述分離結構在第一方向上延伸并且將所述電極結構的所述電極中的至少一個電極水平地分成一對電極；

覆蓋所述電極結構的層間絕緣層；以及

穿透所述層間絕緣層并且電連接到所述外圍電路結構的貫穿接觸，

其中，所述分離結構的頂表面、所述垂直溝道結構的頂表面、所述貫穿接觸的頂表面和所述層間絕緣層的頂表面彼此共面。

2.根據權利要求1所述的半導體存儲器件，其中，

當在平面圖中觀察時，所述分離結構的側壁包括突出部分和凹陷部分，

所述突出部分在遠離所述分離結構的中心線的方向上突出，

所述凹陷部分朝向所述中心線凹入，以及

所述分離結構的所述側壁具有波狀和凹凸形狀中的至少一種。

3.根據權利要求2所述的半導體存儲器件，其中，在第二方向上，所述突出部分限定所述分離結構的最大寬度，

在所述第二方向上，所述凹陷部分限定所述分離結構的最小寬度，以及

所述第二方向交叉所述第一方向。

4.根據權利要求3所述的半導體存儲器件，其中，所述分離結構的所述最大寬度大于所述垂直溝道結構的上部的直徑。

5.根據權利要求1所述的半導體存儲器件，其中，所述垂直溝道結構包括：

具有有敞開的頂端的管狀形狀的垂直半導體圖案；以及

包括數據存儲層的垂直絕緣圖案，所述垂直絕緣圖案插置在所述垂直半導體圖案與所述電極中的至少一個電極之間。

6.根據權利要求1所述的半導體存儲器件，其中，所述電極結構的所述電極和穿透所述電極結構的所述電極的所述垂直溝道結構對應于三維布置的存儲單元。

7.根據權利要求1所述的半導體存儲器件，其中，所述半導體層包括下半導體層、上半導體層以及插置在所述下半導體層和所述上半導體層之間的源半導體層，以及

所述垂直溝道結構連接到所述源半導體層。

8.根據權利要求1所述的半導體存儲器件，還包括：

穿透所述電極結構的階梯結構的單元接觸插塞，

其中所述單元接觸插塞電連接到所述電極結構的所述電極之一。

9.根據權利要求8所述的半導體存儲器件，其中，所述單元接觸插塞聯接到所述外圍電路結構的外圍互連線。

10.根據權利要求8所述的半導體存儲器件，其中，所述單元接觸插塞朝向所述半導體層延伸，以及

所述器件還包括插置在所述單元接觸插塞和所述半導體層之間的絕緣圖案。

11.一種半導體存儲器件，包括：

在襯底上的外圍電路結構；

在所述外圍電路結構上的半導體層；

在所述半導體層上的電極結構，所述電極結構包括堆疊在所述半導體層上的電極；

垂直溝道結構，其穿透所述電極結構并且連接到所述半導體層；

分離結構，其穿透所述電極結構并且將所述電極結構的所述電極中的至少一個電極水平地分成一對電極；

單元接觸插塞，其穿透所述電極結構的階梯結構；

覆蓋所述電極結構的層間絕緣層；以及

穿透所述層間絕緣層并且電連接到所述外圍電路結構的貫穿接觸，

其中所述分離結構包括下分離結構和在所述下分離結構上的上分離結構，以及

所述下分離結構的上部的寬度大于所述上分離結構的下部的寬度。