[發明專利]半導體封裝方法及半導體封裝結構

在審

• 申請號: 202010899350.1
• 申請日: 2020-08-31
• 公開（公告）號: CN111883442A
• 公開（公告）日: 2020-11-03
• 發明（設計）人: 霍炎;涂旭峰
• 申請（專利權）人: 矽磐微電子（重慶）有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/495;H01L25/07;H01L25/00
• 代理公司: 北京博思佳知識產權代理有限公司 11415
• 代理人: 曾鶯華

1.一種半導體封裝方法，其特征在于，其包括步驟：

S1：將引線框與多個待封裝芯片貼裝于載板上，所述待封裝芯片的正面朝向所述載板，所述引線框設有鏤空區域，所述鏤空區域沿厚度方向貫穿所述引線框，多個所述待封裝芯片位于所述鏤空區域中；

S2：通過包封層覆蓋在所述待封裝芯片、所述引線框以及露出的所述載板上，且填充于所述引線框的鏤空區域內，形成包封結構件，所述包封結構件包括第一表面和以及與所述第一表面相對設置的第二表面，所述待封裝芯片的正面和所述引線框的第一面露出于所述第一表面；

S3：在所述包封結構件的第一表面形成再布線結構，所述再布線結構與所述待封裝芯片的正面以及所述引線框的第一面均電連接；

S4：將被動件貼裝于所述包封結構件的第二表面，且所述被動件與所述引線框相對所述第一面設置的第二面電連接。

2.如權利要求1所述的半導體封裝方法，其特征在于，沿厚度方向所述被動件的正投影位于所述引線框的正投影之內。

3.如權利要求1所述的半導體封裝方法，其特征在于，

所述引線框的厚度等于所述待封裝芯片的厚度，在步驟S4之前，還包括對所述包封結構件的第二表面進行減薄至露出所述待封裝芯片的背面、以及所述引線框的第二面。

4.如權利要求1所述的半導體封裝方法，其特征在于，在步驟S4之前，還包括：在所述包封結構件的第二表面設置限位件；

在步驟S4中，還包括：將所述被動件對應于所述限位件貼裝于所述包封結構件的第二表面。

5.如權利要求4所述的半導體封裝方法，其特征在于，沿厚度方向所述限位件的正投影位于所述引線框的正投影內。

6.一種半導體封裝結構，其特征在于，其包括：

包封結構件，包括相對的第一表面和第二表面，所述包封結構件包括引線框和多個芯片以及用于包封所述引線框以及所述多個所述芯片的包封層，所述引線框設有鏤空區域，所述鏤空區域沿厚度方向貫穿所述引線框，多個所述芯片位于所述鏤空區域中，所述包封層填充于所述引線框的鏤空區域內，所述芯片的正面和所述引線框的第一面露出于所述第一表面；

再布線結構，所述再布線結構形成于所述包封結構件的第一表面，所述再布線結構與所述芯片的正面以及所述引線框的第一面均電連接；

被動件，所述被動件設置于所述包封結構件的第二表面上，且所述被動件與所述引線框相對所述第一面設置的第二面電連接。

7.如權利要求6所述的半導體封裝結構，其特征在于，沿厚度方向所述被動件的正投影位于所述引線框的正投影之內；或者，

所述引線框的厚度等于所述芯片的厚度。

8.如權利要求6所述的半導體封裝結構，其特征在于，所述包封結構件的第二表面設置有限位件，所述被動件對應于所述限位件貼裝于所述包封結構件的第二表面。

9.如權利要求8所述的半導體封裝結構，其特征在于，沿厚度方向所述限位件的正投影位于所述引線框的正投影內；

所述限位件的形狀為柱形，或者球形，或者環形。

10.如權利要求8所述的半導體封裝結構，其特征在于，

所述限位件包括第一限位件，沿厚度方向所述第一限位件位于所述引線框的正投影內，且位于所述被動件的正投影外；

或者，所述限位件包括第一限位件，沿厚度方向所述第一限位件的正投影位于所述引線框的正投影內，所述被動件包括主體和至少一個焊腳，所述焊腳位于所述第一限位件之內；

或者，所述限位件包括沿第一方向設置的第一限位件和第二限位件；沿厚度方向所述第一限位件位于所述引線框的正投影內，且位于所述被動件的正投影外；沿厚度方向所述第二限位件位于所述引線框的正投影內，且位于所述被動件的正投影內；所述被動件包括主體和至少一個焊腳，所述焊腳位于所述第一限位件和第二限位件之間。