[發(fā)明專(zhuān)利]一種低開(kāi)銷(xiāo)嵌入式處理器設(shè)計(jì)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202010895572.6
• 申請(qǐng)日: 2020-08-31
• 公開(kāi)（公告）號(hào): CN111913746B
• 公開(kāi)（公告）日: 2022-08-19
• 發(fā)明（設(shè)計(jì)）人: 黃立波;成元虎;郭輝;崔益俊;鄭重;郭維;雷國(guó)慶;王俊輝;鄧全;隋兵才;倪曉強(qiáng);孫彩霞;王永文
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中國(guó)人民解放軍國(guó)防科技大學(xué)
• 主分類(lèi)號(hào): G06F9/30
• 分類(lèi)號(hào): G06F9/30;G06F9/22
• 代理公司: 湖南兆弘專(zhuān)利事務(wù)所(普通合伙) 43008
• 代理人: 譚武藝

本發(fā)明公開(kāi)了一種低開(kāi)銷(xiāo)嵌入式處理器設(shè)計(jì)方法，設(shè)計(jì)的低開(kāi)銷(xiāo)嵌入式處理器以N位數(shù)據(jù)位寬取指，對(duì)取得的指令以1～N/n個(gè)執(zhí)行周期進(jìn)行譯碼，每一個(gè)執(zhí)行周期采用n位數(shù)據(jù)位寬將數(shù)據(jù)傳輸?shù)綀?zhí)行單元以執(zhí)行該指令；低開(kāi)銷(xiāo)嵌入式處理器包括取指單元、譯碼器、寄存器文件以及執(zhí)行單元，譯碼器用于在執(zhí)行周期控制信號(hào)的控制下對(duì)取得的指令以1～N/n個(gè)執(zhí)行周期進(jìn)行譯碼得到相應(yīng)的控制信號(hào)，從寄存器文件中讀取相應(yīng)的操作數(shù)，將操作數(shù)和控制信號(hào)送往對(duì)應(yīng)的執(zhí)行單元。本發(fā)明通過(guò)增加指令的執(zhí)行周期，利用低數(shù)據(jù)位寬的數(shù)據(jù)通路來(lái)實(shí)現(xiàn)高數(shù)據(jù)位寬的數(shù)據(jù)通路的低開(kāi)銷(xiāo)嵌入式處理器，減少了處理器的硬件開(kāi)銷(xiāo)，從而能夠有效地降低嵌入式處理器的面積和功耗。

技術(shù)領(lǐng)域

本發(fā)明涉及微處理器設(shè)計(jì)領(lǐng)域，具體涉及一種低開(kāi)銷(xiāo)嵌入式處理器設(shè)計(jì)方法。

背景技術(shù)

目前，物聯(lián)網(wǎng)（IoT）技術(shù)被廣泛的運(yùn)用于智慧城市、智能家居、工業(yè)等領(lǐng)域，是目前發(fā)展最快的信息技術(shù)。為了減少數(shù)據(jù)傳輸量以及降低服務(wù)器負(fù)載，物聯(lián)網(wǎng)技術(shù)要求邊緣設(shè)備有一定的處理數(shù)據(jù)的能力。受限于運(yùn)用場(chǎng)景，邊緣設(shè)備的體積和功耗都需要嚴(yán)格的控制，這對(duì)嵌入式處理器在面積和功耗方面的設(shè)計(jì)提出了新的挑戰(zhàn)。

目前低成本的嵌入式處理器（如ARM公司的Cortex-M系列處理器）采取簡(jiǎn)單的原則，以使用傳統(tǒng)的順序流水線(xiàn)為主，盡可能的提高處理器的能效比。目前嵌入式處理器從傳統(tǒng)體系結(jié)構(gòu)方向優(yōu)化面積和功耗已經(jīng)非常困難，大多數(shù)新設(shè)計(jì)的處理器都是在某些部件的具體實(shí)現(xiàn)上進(jìn)行優(yōu)化，這些優(yōu)化帶來(lái)的收益往往較低。另一種優(yōu)化方式則是簡(jiǎn)化指令集架構(gòu)。由于嵌入式處理器中運(yùn)行的程序往往比較簡(jiǎn)單而且固定，這些程序中使用的大部分指令往往是一些簡(jiǎn)單的算術(shù)運(yùn)算指令或分支指令，因此嵌入式處理器并不需要像目前通用指令集那樣復(fù)雜的指令集。簡(jiǎn)化指令集架構(gòu)的思想就是設(shè)計(jì)一種用于嵌入式處理器簡(jiǎn)單但功能完備的指令集，基于這個(gè)簡(jiǎn)單的指令集來(lái)實(shí)現(xiàn)嵌入式處理器，從而降低嵌入式處理器的面積和功耗開(kāi)銷(xiāo)。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問(wèn)題：針對(duì)現(xiàn)有技術(shù)的上述問(wèn)題，提供一種低開(kāi)銷(xiāo)嵌入式處理器設(shè)計(jì)方法，本發(fā)明在此基礎(chǔ)上利用低數(shù)據(jù)位寬的數(shù)據(jù)通路來(lái)實(shí)現(xiàn)高數(shù)據(jù)位寬的數(shù)據(jù)通路的低開(kāi)銷(xiāo)嵌入式處理器，從而能夠有效地降低嵌入式處理器的面積和功耗。

為了解決上述技術(shù)問(wèn)題，本發(fā)明采用的技術(shù)方案為：

一種低開(kāi)銷(xiāo)嵌入式處理器設(shè)計(jì)方法，設(shè)計(jì)的低開(kāi)銷(xiāo)嵌入式處理器以N位數(shù)據(jù)位寬取指，對(duì)取得的指令以1～N/n個(gè)執(zhí)行周期進(jìn)行譯碼，每一個(gè)執(zhí)行周期采用n位數(shù)據(jù)位寬將數(shù)據(jù)傳輸?shù)綀?zhí)行單元以執(zhí)行該指令，其中N為該低開(kāi)銷(xiāo)嵌入式處理器支持的指令集的最大長(zhǎng)度，n為該低開(kāi)銷(xiāo)嵌入式處理器的內(nèi)部數(shù)據(jù)位寬。

此外，本發(fā)明還提供一種低開(kāi)銷(xiāo)嵌入式處理器，包括：

取指單元，用于從指令存儲(chǔ)器或緩存中取出指令；

譯碼器，用于在執(zhí)行周期控制信號(hào)的控制下對(duì)取得的指令以1～N/n個(gè)執(zhí)行周期進(jìn)行譯碼得到相應(yīng)的控制信號(hào)，從寄存器文件中讀取相應(yīng)的操作數(shù)，將操作數(shù)和控制信號(hào)送往對(duì)應(yīng)的執(zhí)行單元，n為該低開(kāi)銷(xiāo)嵌入式處理器的內(nèi)部數(shù)據(jù)位寬；

寄存器文件，用于緩存操作數(shù)；

執(zhí)行單元，用于在控制信號(hào)的控制下執(zhí)行指令的運(yùn)算。

可選地，所述低開(kāi)銷(xiāo)嵌入式處理器支持的指令集的最大長(zhǎng)度為N，所述取指單元的取指位寬為N，該低開(kāi)銷(xiāo)嵌入式處理器的內(nèi)部數(shù)據(jù)位寬n的取值為N/2。

可選地，所述執(zhí)行周期控制信號(hào)為“低位/高位控制信號(hào)”，一條指令進(jìn)入譯碼器的第一個(gè)執(zhí)行周期“低位/高位控制信號(hào)”信號(hào)為低電平，在接下來(lái)執(zhí)行這條指令期間的每個(gè)執(zhí)行周期“低位/高位控制信號(hào)”都自動(dòng)反相，且在取得的指令尚未執(zhí)行完畢時(shí)所述譯碼器阻塞取指單元的取值操作。