[發明專利]襯底結構和用于制造半導體封裝的方法

在審

• 申請號: 202010893820.3
• 申請日: 2020-08-31
• 公開（公告）號: CN112599489A
• 公開（公告）日: 2021-04-02
• 發明（設計）人: 廖順興
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/31;H01L21/768
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蕭輔寬

1.一種襯底結構，其包括：

芯片附著區域；和

上部板邊，其圍繞所述芯片附著區域，且包括：

上部應力釋放結構，其圍繞所述上部芯片附著區域；和

上部加強結構，其圍繞所述上部應力釋放結構，其中所述上部應力釋放結構的應力釋放能力大于所述上部加強結構的應力釋放能力，且所述上部加強結構的結構強度大于所述上部應力釋放結構的結構強度。

2.根據權利要求1所述的襯底結構，其中所述上部應力釋放結構具有至少兩個應力釋放方向，且所述應力釋放方向既不垂直于所述襯底結構的邊緣也不與所述邊緣平行。

3.根據權利要求1所述的襯底結構，其中所述上部應力釋放結構包含多個帶狀物，其彼此交叉以形成網形狀。

4.根據權利要求1所述的襯底結構，其中所述上部加強結構的圖案由俯視看呈連續環形。

5.根據權利要求1所述的襯底結構，其中所述上部加強結構包含至少一行的區段。

6.根據權利要求5所述的襯底結構，其中所述至少一行的區段包含最內行的第一區段、最外行的第二區段和中間行的第三區段；其中所述第一區段與所述第二區段對準，且所述第三區段與所述第一區段未對準。

7.根據權利要求1所述的襯底結構，其中所述上部應力釋放結構包含銅，所述上部加強結構包含銅，且所述上部加強結構的殘銅率大于所述上部應力釋放結構的殘銅率。

8.根據權利要求1所述的襯底結構，其進一步包括覆蓋所述上部加強結構的上部阻焊層。

9.根據權利要求1所述的襯底結構，其進一步包括與所述上部板邊相對的下部板邊，其中所述下部板邊包含：

下部應力釋放結構，其對應于所述上部應力釋放結構；和

下部加強結構，其圍繞所述下部應力釋放結構，其中所述下部應力釋放結構的應力釋放能力大于所述下部加強結構的應力釋放能力，且所述下部加強結構的結構強度大于所述下部應力釋放結構的結構強度。

10.根據權利要求9所述的襯底結構，其進一步包括：

主體，其具有上部表面和與所述上部表面相對的下部表面；

上部金屬層，其鄰近于所述主體的所述上部表面設置，且包含上部電路層、所述上部應力釋放結構和所述上部加強結構，所述上部電路層位于所述芯片附著區域中；其中上部殘余金屬比率定義為所述上部金屬層的面積與所述主體的整個上部表面的面積的比率；和

下部金屬層，其鄰近于所述主體的所述下部表面設置，且包含下部電路層、所述下部應力釋放結構和所述下部加強結構，所述下部電路層與所述上部電路層相對安置；其中下部殘余金屬比率定義為所述下部金屬層的面積與所述主體的整個下部表面的面積的比率，且所述上部殘余金屬比率與所述下部殘余金屬比率之間的差小于或等于4％。

11.根據權利要求1所述的襯底結構，其進一步包括：

主體，其具有上部表面和與所述上部表面相對的下部表面；

上部金屬層，其鄰近于所述主體的所述上部表面設置，且包含上部電路層、所述上部應力釋放結構和所述上部加強結構，所述上部電路層位于所述芯片附著區域中；

下部金屬層，其鄰近于所述主體的所述下部表面設置，且包含下部電路層、下部應力釋放結構和下部加強結構，所述下部電路層與所述上部電路層相對安置，所述下部加強結構圍繞所述下部應力釋放結構；

上部阻焊層，其覆蓋所述上部金屬層的至少一部分，其中上部阻焊劑覆蓋比率定義為所述上部阻焊層的面積與所述主體的所述整個上部表面的面積的比率；和

下部阻焊層，其覆蓋所述下部金屬層的至少一部分，其中下部阻焊劑覆蓋比率定義為所述下部阻焊層的面積與所述主體的所述整個下部表面的面積的比率，且所述上部阻焊劑覆蓋比率與所述下部阻焊劑覆蓋比率之間的差小于或等于5％。