[發明專利]嵌入式鏡像位SONOS存儲器的工藝方法

有效

• 申請號: 202010893760.5
• 申請日: 2020-08-31
• 公開（公告）號: CN111883536B
• 公開（公告）日: 2023-10-24
• 發明（設計）人: 王寧
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H10B43/35
• 分類號: H10B43/35
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 焦健

本發明公開了一種嵌入式鏡像位SONOS存儲器的工藝方法：在半導體襯底上淀積襯墊氧化層和氮化硅層；使氮化硅層圖案化；對暴露出的襯墊氧化層進行刻蝕；生長一層ONO層；淀積第一多晶硅層并進行CMP工藝及刻蝕；第一氧化層生長及刻蝕；第一多晶硅層進行二次刻蝕；對ONO層進行刻蝕；第二氧化層生長；淀積第二多晶硅層并對第二多晶硅層進行CMP工藝；移除氮化硅層及襯墊氧化層；第三氧化層及第三多晶硅層的生長及刻蝕。本發明通過調整光刻定義的范圍，將光刻定義的范圍擴展至一次打開一個選擇管加兩個存儲管的整體寬度，單個存儲管的寬度由氧化層的淀積厚度來自對準定義，可以在光刻能力有限的情況下，實現更小尺寸的嵌入式鏡像位SONOS存儲器的制造。

技術領域

本發明涉及半導體器件制造工藝領域，特別是指一種嵌入式鏡像位SONOS存儲器的工藝方法。

背景技術

硅-氧化物-氮化物-氧化物-硅(Silicon-Oxide-Nitride-Oxide-Silicon，S0N0S)存儲器的單元結構包括一個存儲單元(cell)管和一個選擇管，兩個器件的柵介質層在存儲器工作時承受的縱向電場強度都大于CMOS器件，因此兩個器件都存在較大的GIDL漏電流。S0N0S存儲器的cell管的溝道內已經有較高濃度的N型雜質摻雜以形成耗盡管，cell管所需要的輕摻雜漏區(LDD)的摻雜濃度要比選擇管低。而選擇管和cell管共用LDD和HALO離子注入，無法區別兩管的LDD摻雜；halo離子注入為大角度注入，用于抑制溝道效應和防止源漏穿通。過高的S0N0S cell管LDD摻雜，除了會帶來柵誘導漏極泄漏電流(gate-1nduce drainleakage，GIDL)漏電和溝道漏電外，還會由于S0N0S介質層中縱向電場太強而帶來干擾(disturb)。

具有低操作電壓、更好的COMS工藝兼容性的SONOS技術被廣泛用于各種嵌入式電子產品如金融IC卡、汽車電子等應用。如圖1所示，是一種常見的鏡像位(Mirror Bit)存儲器的結構示意圖。Mirror Bit結構的SONOS由兩個對稱的存儲管和位于該兩個存儲管中間的一個選擇管構成，可以通過其中一個存儲管和選擇管來控制另外一個存儲管，比如圖2所示的傳統的由一個存儲管和一個選擇管組成的SONOS結構更加節省面積。傳統的MirrorBit制造工藝流程需要先做兩側的存儲管或者先做中間的選擇管，對光刻CD的要求是單個存儲管或選擇管的寬度，因此，Mirror Bit器件的傳統工藝對光刻要求較高，在光刻能力有限的情況下不適合制造小尺寸的Mirror Bit SONOS存儲器件。

發明內容

本發明所要解決的技術問題在于提供一種嵌入式鏡像位SONOS存儲器的工藝方法，能在有限的光刻能力條件下制造小尺寸的Mirror Bit SONOS存儲器件。

為解決上述問題，本發明所述的嵌入式鏡像位SONOS存儲器的工藝方法，包含如下的工藝步驟：

第一步，在半導體襯底上淀積一層襯墊氧化層，以及一層氮化硅層；

第二步，光刻及刻蝕使氮化硅層圖案化；

第三步，對暴露出的襯墊氧化層進行刻蝕，去除暴露出的襯墊氧化層；然后再整體生長一層ONO層；

第四步，淀積第一多晶硅層；

第五步，對第一多晶硅層進行CMP工藝并進行刻蝕；

第六步，第一氧化層生長；

第七步，第一氧化層刻蝕；

第八步，對第一多晶硅層進行二次刻蝕；

第九步，對ONO層進行刻蝕；

第十步，第二氧化層生長；

第十一步，淀積第二多晶硅層；

第十二步，對第二多晶硅層進行CMP工藝；