[發明專利]半導體裝置

在審

• 申請號: 202010893564.8
• 申請日: 2020-08-31
• 公開（公告）號: CN113410224A
• 公開（公告）日: 2021-09-17
• 發明（設計）人: 崔秀明
• 申請（專利權）人: 株式會社東芝;東芝電子元件及存儲裝置株式會社
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 徐殿軍

半導體裝置具備：第1導電型的第1部；第2導電型的第2部，設置在第1部上，與第1部接觸；第2導電型的第3部，設置在第1部上，第2導電型的雜質濃度比第2部低；第1導電型的第4部，設置在第3部上，與第3部接觸；第1導電型的第5部，設置在第1部上；第2導電型的第6部，設置在第5部上，與第5部接觸；第2導電型的第7部，設置在第6部上，第2導電型的雜質濃度比第6部高；第2導電型的第8部，設置在第1部與第3部之間，與第1部接觸，第2導電型的雜質濃度比第2部低；第1電極，與第1部接觸；以及第2電極，與第4部及第7部接觸。

本申請基于日本專利申請第2020－46038號(申請日：2020年3月17日)主張優先權，這里通過引用而包含其全部內容。

技術領域

本發明涉及半導體裝置。

背景技術

對于產品電容例如低于1pF那樣的電容小的ESD(Electro Static Discharge，靜電放電)保護二極管，通常構成將兩個開關二極管與1個齊納二極管組合的消弧(crowbar)型電路。對于這樣的構造的產品，通過調整齊納二極管的擊穿電壓來決定產品的耐壓。通常，二極管擊穿電壓越高則擊穿后的功率越大，所以ESD耐受量會下降。另一方面，由于應該保護的IC(Integrated Circuit，集成電路)的微縮化，ESD保護二極管的鉗位電壓的降低的要求變高?？焖倩謴?snap back)動作對于鉗位電壓的降低是有效的，但由于快速恢復開始電壓比擊穿電壓大，所以在快速恢復剛開始后在齊納二極管作用較大的電壓。即，如果產品的高耐壓化與快速恢復動作結合，則在快速恢復開始時，在齊納二極管作用更大的電壓，即使是快速恢復后的小的電流，每單位面積的功率也變大，擔心會導致破壞。

發明內容

本發明的目的是提供一種能夠抑制快速恢復開始時的電流集中的半導體裝置。

根據技術方案，半導體裝置具備：第1導電型的第1半導體部；第2導電型的第2半導體部，設置在上述第1半導體部上，與上述第1半導體部接觸；第2導電型的第3半導體部，設置在上述第1半導體部上，第2導電型的雜質濃度比上述第2半導體部低；第1導電型的第4半導體部，設置在上述第3半導體部上，與上述第3半導體部接觸；第1導電型的第5半導體部，設置在上述第1半導體部上；第2導電型的第6半導體部，設置在上述第5半導體部上，與上述第5半導體部接觸；第2導電型的第7半導體部，設置在上述第6半導體部上，第2導電型的雜質濃度比上述第6半導體部高；第2導電型的第8半導體部，設置在上述第1半導體部與上述第3半導體部之間，與上述第1半導體部接觸，第2導電型的雜質濃度比上述第2半導體部低；第1電極，與上述第1半導體部接觸；以及第2電極，與上述第4半導體部及上述第7半導體部接觸。

附圖說明

圖1(a)是實施方式的半導體裝置的示意剖面圖，圖1(b)是圖1(a)中的第2半導體部、第4半導體部及第8半導體部的示意俯視圖。

圖2(a)是實施方式的半導體裝置的等價電路圖，圖2(b)是第3二極管D3的電流電壓特性圖。

圖3是其他實施方式的半導體裝置的示意剖面圖。

圖4是另一其他實施方式的半導體裝置的示意剖面圖。

圖5是比較例的半導體裝置的示意剖面圖。

具體實施方式

以下，參照附圖對實施方式進行說明。另外，在各圖中，對于相同的要素賦予相同的標號。

在以下的實施方式中，設第1導電型為N型，設第2導電型為P型而進行說明，但也可以設第1導電型為P型，設第2導電型為N型。此外，在以下的實施方式中假設半導體材料為硅，但半導體材料并不限于硅，例如也可以是碳化硅、氮化鎵等。

圖1(a)是實施方式的半導體裝置1的示意剖面圖。圖1(b)是圖1(a)中的第2半導體部12、第4半導體部14及第8半導體部18的示意俯視圖。