[發明專利]CMOS圖像傳感器、像素單元及其控制方法

有效

• 申請號: 202010889771.6
• 申請日: 2020-08-28
• 公開（公告）號: CN111918007B
• 公開（公告）日: 2022-08-09
• 發明（設計）人: 胡萬景;王林;黃金德
• 申請（專利權）人: 銳芯微電子股份有限公司
• 主分類號: H04N5/374
• 分類號: H04N5/374
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 陸磊

1.一種CMOS圖像傳感器的像素單元，包括適于輸出第一幀模擬信號的第一全局曝光結構，其包括第一光電轉換元件、第一傳輸晶體管、第一復位晶體管、第一存儲節點、第一級源極跟隨器、第一隔離晶體管、第二存儲節點、第二級源極跟隨器和第一行選擇晶體管，其特征在于，所述像素單元還包括：

適于耦接第一全局曝光結構而輸出第二幀模擬信號的第二全局曝光結構，其包括第一控制晶體管SW、第二光電轉換元件、第二傳輸晶體管、第二復位晶體管、第三存儲節點、第三級源極跟隨器、第二隔離晶體管、第四存儲節點、第四級源極跟隨器、第二行選擇晶體管、以及第一控制晶體管，所述第一控制晶體管的第一端連接第四存儲節點、第二端連接所述第四級源極跟隨器的柵極；

其中，所述第二級源極跟隨器和所述第四級源極跟隨器為同一源極跟隨器，所述第一行選擇晶體管和所述第二行選擇晶體管為同一行選擇晶體管，所述第一光電轉換元件和所述第二光電轉換元件中的一者相比于另一者具有更大的感光面積。

2.根據權利要求1所述的像素單元，其特征在于，所述第一光電轉換元件的感光面積和所述第二光電轉換元件中感光面積較大的一者為感光面積較小的一者的N倍，所述N為大于或等于8的整數。

3.根據權利要求1所述的像素單元，其特征在于，包括控制模塊，其適于控制所述第一控制晶體管的導通或截止，以控制所述第一全局曝光結構輸出所述第一幀模擬信號和所述第二全局曝光結構輸出所述第二幀模擬信號。

4.根據權利要求1所述的像素單元，其特征在于，所述第一全局曝光結構為9T型全局曝光結構，其還包括：第二控制晶體管、第三控制晶體管、第四控制晶體管、第一電容、第二電容，所述第一光電轉換元件的陽極端耦接第一電源線、陰極端耦接所述第一傳輸晶體管的第一端；所述第一傳輸晶體管的第二端耦接所述第一復位晶體管的第二端；所述第一復位晶體管的第一端耦接第二電源線；所述第一級源極跟隨器的柵極耦接所述第一存儲節點、第一端耦接所述第二電源線、第二端耦接所述第一隔離晶體管的第一端；所述第一隔離晶體管的第二端耦接所述第二存儲節點；所述第一電容和所述第二電容的第二端耦接所述第一電源線；所述第二控制晶體管、所述第三控制晶體管和所述第四控制晶體管的第一端均耦接所述第二存儲節點；所述第二控制晶體管的第二端耦接所述第一電容的第一端；所述第三控制晶體管的第二端耦接所述第二電容的第一端；所述第四控制晶體管的第二端耦接所述第一電源線；所述第二級源極跟隨器的柵極耦接所述第二存儲節點，第一端耦接所述第二電源線；其中，所述第二電源線為向所述像素單元提供工作電壓的電源線；所述第一行選擇晶體管的第一端耦接所述第二級源極跟隨器的第二端、第二端耦接所述像素單元的位線。

5.根據權利要求4所述的像素單元，其特征在于，所述第二全局曝光結構為9T型全局曝光結構，其還包括：第五控制晶體管、第六控制晶體管、第七控制晶體管、第三電容、第四電容，所述第二光電轉換元件的陽極端耦接第一電源線，陰極端耦接所述第二傳輸晶體管的第一端，所述第二傳輸晶體管的第二端耦接所述第二復位晶體管的第二端，所述第二復位晶體管的第一端耦接第二電源線；所述第三級源極跟隨器的柵極耦接所述第三存儲節點，第一端耦接所述第二電源線，第二端耦接所述第二隔離晶體管的第一端，所述第二隔離晶體管的第二端耦接所述第四存儲節點；所述第三電容和所述第四電容的第二端耦接所述第一電源線，所述第五控制晶體管、所述第六控制晶體管和所述第七控制晶體的第一端均耦接所述第四存儲節點；所述第五控制晶體管的第二端耦接所述第三電容的第一端；所述第六控制晶體管的第二端耦接所述第四電容的第一端；所述第七控制晶體管的第二端耦接所述第一電源線；所述第二行選擇晶體管的第一端耦接所述第四級源極跟隨器的第二端、第二端耦接所述像素單元的位線。

6.根據權利要求5所述的像素單元，其特征在于，所述像素單元還包括量化結構，其適于接收所述第一幀模擬信號、量化所述第一幀模擬信號并基于所量化的第一幀模擬信號而獲得第一幀量化數據，接收所述第二幀模擬信號、量化所述第二幀模擬信號，并基于所量化的所述第二幀模擬信號而獲得第二幀量化數據，以及相加所述第一幀量化數據和所述第二幀量化數據而獲得最終量化數據。