[發(fā)明專利]存儲器內(nèi)處理器件及測試存儲器內(nèi)處理器件的方法在審
| 申請?zhí)枺?/td> | 202010889096.7 | 申請日： | 2020-08-28 |
| 公開（公告）號： | CN112748900A | 公開（公告）日： | 2021-05-04 |
| 發(fā)明（設(shè)計）人： | 李楨埈 | 申請（專利權(quán)）人： | 愛思開海力士有限公司 |
| 主分類號： | G06F7/544 | 分類號： | G06F7/544;G06F3/06;G11C29/12 |
| 代理公司： | 北京弘權(quán)知識產(chǎn)權(quán)代理有限公司 11363 | 代理人： | 許偉群;阮愛青 |
| 地址： | 韓國*** | 國省代碼： | 暫無信息 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 存儲器 處理 器件 測試 方法 | ||
1.一種存儲器內(nèi)處理PIM器件，其包括集成在存儲器件中的乘法/累加MAC運算器，所述MAC運算器包括：
相乘塊，其包括第一乘法器和第二乘法器，其中，所述第一乘法器被配置為對輸入至所述第一乘法器的兩個第一輸入端子中的相應(yīng)第一輸入端子的第一數(shù)據(jù)的第一半數(shù)據(jù)和第二數(shù)據(jù)的第一半數(shù)據(jù)執(zhí)行第一相乘計算，并且所述第二乘法器被配置為對輸入至所述第二乘法器的兩個第二輸入端子中的相應(yīng)第二輸入端子的所述第一數(shù)據(jù)的第二半數(shù)據(jù)和所述第二數(shù)據(jù)的第二半數(shù)據(jù)執(zhí)行第二相乘計算；以及
相加塊，其被配置為對從所述第一乘法器輸出的第一乘法結(jié)果數(shù)據(jù)和從所述第二乘法器輸出的第二乘法結(jié)果數(shù)據(jù)執(zhí)行相加計算；
其中，所述MAC運算器被配置為接收具有第一電平的測試模式信號，以通過將所述第一數(shù)據(jù)的第一半數(shù)據(jù)和所述第二數(shù)據(jù)的第一半數(shù)據(jù)輸入至所述兩個第一輸入端子的相應(yīng)第一輸入端子和所述兩個第二輸入端子的相應(yīng)第二輸入端子并且通過執(zhí)行所述第一相乘計算、所述第二相乘計算和所述相加計算來對所述相乘塊執(zhí)行測試操作。
2.根據(jù)權(quán)利要求1所述的PIM器件，
其中，所述MAC運算器還包括數(shù)據(jù)輸入塊，
其中，所述數(shù)據(jù)輸入塊被配置為接收所述第一數(shù)據(jù)的第一半數(shù)據(jù)、所述第二數(shù)據(jù)的第一半數(shù)據(jù)、所述第一數(shù)據(jù)的第二半數(shù)據(jù)和所述第二數(shù)據(jù)的第二半數(shù)據(jù)，以及
其中，所述數(shù)據(jù)輸入塊被配置為響應(yīng)于具有所述第一電平的所述測試模式信號而輸出所述第一數(shù)據(jù)的第一半數(shù)據(jù)和所述第二數(shù)據(jù)的第一半數(shù)據(jù)。
3.根據(jù)權(quán)利要求1所述的PIM器件，
其中，所述MAC運算器還包括數(shù)據(jù)輸入塊，
其中，所述數(shù)據(jù)輸入塊包括：
第一輸入/輸出I/O線，經(jīng)由所述第一輸入/輸出線傳輸所述第一數(shù)據(jù)的第一半數(shù)據(jù)；
第二I/O線，經(jīng)由所述第二I/O線傳輸所述第二數(shù)據(jù)的第一半數(shù)據(jù)；
第一多路復(fù)用器，其被配置為根據(jù)所述測試模式信號而輸出所述第一數(shù)據(jù)的第一半數(shù)據(jù)或所述第一數(shù)據(jù)的第二半數(shù)據(jù)；以及
第二多路復(fù)用器，其被配置為根據(jù)所述測試模式信號而輸出所述第二數(shù)據(jù)的第一半數(shù)據(jù)或所述第二數(shù)據(jù)的第二半數(shù)據(jù)。
4.根據(jù)權(quán)利要求3所述的PIM器件，
其中，所述第一多路復(fù)用器被配置為響應(yīng)于具有所述第一電平的所述測試模式信號而輸出所述第一數(shù)據(jù)的第一半數(shù)據(jù)；以及
其中，所述第二多路復(fù)用器被配置為響應(yīng)于具有所述第一電平的所述測試模式信號而輸出所述第二數(shù)據(jù)的第一半數(shù)據(jù)。
5.根據(jù)權(quán)利要求4所述的PIM器件，
其中，所述第一乘法器的兩個第一輸入端子分別耦接至所述第一I/O線和所述第二I/O線；以及
其中，所述第二乘法器的兩個第二輸入端子分別耦接至所述第一多路復(fù)用器的輸出端子和所述第二多路復(fù)用器的輸出端子。
6.根據(jù)權(quán)利要求1所述的PIM器件，其中，所述相加塊包括加法器，所述加法器被配置為響應(yīng)于具有所述第一電平的所述測試模式信號而對所述第一乘法器的輸出數(shù)據(jù)和所述第二乘法器的輸出數(shù)據(jù)執(zhí)行異或運算，以輸出所述異或運算的結(jié)果。
7.根據(jù)權(quán)利要求6所述的PIM器件，其中，所述加法器被配置為響應(yīng)于具有第二電平的所述測試模式信號而對所述第一乘法器的輸出數(shù)據(jù)和所述第二乘法器的輸出數(shù)據(jù)執(zhí)行相加計算，以輸出所述相加計算的結(jié)果。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于愛思開海力士有限公司，未經(jīng)愛思開海力士有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202010889096.7/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
