[發明專利]具有等勢浮空槽的低阻器件及其制造方法

有效

• 申請號: 202010888774.8
• 申請日: 2020-08-28
• 公開（公告）號: CN112164719B
• 公開（公告）日: 2022-03-08
• 發明（設計）人: 章文通;祖健;朱旭晗;喬明;李肇基;張波
• 申請（專利權）人: 電子科技大學;電子科技大學廣東電子信息工程研究院
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/40;H01L21/336
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 敖歡

本發明提供一種具有等勢浮空槽的低阻器件，包括：第一導電類型半導體襯底、第一導電類型阱區、第一導電類型源端重摻雜區，第二導電類型漂移區、第二導電類型阱區、第二導電類型源端重摻雜區，第二導電類型漏端重摻雜區，第一介質氧化層、第二介質氧化層、第三介質氧化層，浮空場板多晶硅電極、控制柵多晶硅電極，源極金屬，漏極金屬，金屬條；第一介質氧化層和浮空場板多晶硅電極構成縱向浮空場板，分布在整個第二導電類型漂移區中；在相同長度下，介質層能夠承受更高的擊穿電壓，同時浮空電極能夠調制漂移區電勢分布，使得電勢分布均勻，進一步提高了器件耐壓，浮空場板輔助耗盡還可以提高漂移區注入劑量，從而降低比導通電阻。

技術領域

本發明屬于功率半導體領域，主要提出了具有等勢浮空槽的低阻器件及其制造方法。

背景技術

功率半導體器件由于具有輸入阻抗高、損耗低、開關速度快、安全工作區寬等特性，已被廣泛應用于消費電子、計算機及外設、網絡通信，電子專用設備與儀器儀表、汽車電子、LED顯示屏以及電子照明等多個方面。橫向器件由于源極、柵極、漏極都在芯片表面，易于通過內部連接與其他器件及電路集成，被廣泛運用于功率集成電路中。橫向器件設計中，要求器件具有高的擊穿電壓，低的比導通電阻。較高的擊穿電壓需要器件有較長的漂移區長度和較低的漂移區摻雜濃度，但這也導致了器件的比導通電阻增大。

為了緩解這一矛盾，有研究者在LDMOS橫向漂移區中引入了介質槽。介質槽可以承受大部分橫向耐壓的同時縮短器件橫向尺寸，大幅度降低芯片的面積。但是傳統的介質槽LDMOS其比導通電阻仍然較大，未能進一步緩解耐壓與比導通電阻的矛盾。本發明根據MIS結構與垂直場板結構的工作機理，提出了一種具有等勢浮空槽的低阻器件及其制造方法。所述器件在漂移區中引入介質層相連的縱向場板陣列，較常規介質槽橫向器件具有更高的擊穿電壓和更低的比導通電阻，其制造方法也較為簡單。

發明內容

本發明在漂移區中引入介質層相連的縱向等勢浮空場板陣列，提出具有等勢浮空槽的低阻器件新結構，該結構使得器件獲得較大的平均電場，耐壓提高，比導降低。

為實現上述發明目的，本發明技術方案如下：

具有等勢浮空槽的低阻器件，包括：

第一導電類型半導體襯底11、第一導電類型阱區12、第一導電類型源端重摻雜區13，第二導電類型漂移區21、第二導電類型阱區22、第二導電類型源端重摻雜區23，第二導電類型漏端重摻雜區24，第一介質氧化層31、第二介質氧化層32、第三介質氧化層33，浮空場板多晶硅電極41、控制柵多晶硅電極42，源極金屬51，漏極金屬52，金屬條53；

其中，第二導電類型漂移區21位于第一導電類型半導體襯底11上方，第一導電類型阱區12位于第二導電類型漂移區21的左側，第二導電類型阱區22位于第二導電類型漂移區21的右側，第一導電類型源端重摻雜區13和第二導電類型源端重摻雜區23位于第一導電類型阱區12中，源極金屬51位于第一導電類型源端重摻雜區13和第二導電類型源端重摻雜區23的上表面；第二導電類型漏端重摻雜區24位于第一導電類型阱區22中，漏極金屬52位于第二導電類型漏端重摻雜區24的上表面；第二介質氧化層32位于第一導電類型阱區12上方，并且左端與第二導電類型源端重摻雜區23相接觸，右端與第二導電類型漂移區21相接觸；第三介質氧化層33位于第二介質氧化層32與第二導電類型漏端重摻雜區24之間的第二導電類型漂移區21的上表面；控制柵多晶硅電極42覆蓋在第二介質氧化層32的上表面并部分延伸至第三介質氧化層33的上表面；

第一介質氧化層31和浮空場板多晶硅電極41構成縱向浮空場板，且第一介質氧化層31包圍浮空場板多晶硅電極41，所述縱向浮空場板分布在整個第二導電類型漂移區21中，形成具有等勢浮空槽的耐壓層。

作為優選方式，縱向浮空場板底端與第一導電類型半導體襯底11之間留有距離，形成底部的導電通路，且縱向浮空場板深度可以調節。