[發明專利]一種BCD半導體器件

有效

• 申請號: 202010884171.0
• 申請日: 2020-08-28
• 公開（公告）號: CN111968973B
• 公開（公告）日: 2023-09-22
• 發明（設計）人: 喬明;張書豪;李怡;袁章亦安;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L27/02
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 敖歡

1.一種BCD半導體器件，其特征在于：包括集成于同一芯片上的第一類JFET器件(1)，第一隔離結構(204)，第一類VDMOS器件(2)，第二隔離結構(203)，第二類VDMOS器件(3)，LIGBT器件(4)，第一類LDMOS器件(5)，第二類LDMOS器件(6)，第三類LDMOS器件(7)，第四類LDMOS器件(8)，第五類LDMOS器件(9)，第六類LDMOS器件(10)，第七類LDMOS器件(11)，第二類JFET器件(12)，低壓NMOS器件(13)，低壓PMOS器件(14)，低壓PNP器件(15)，低壓NPN器件(16)，第一類二極管(17)，第二類二極管(18)，第三類二極管(19)，第四類二極管(20)；

所述第一類JFET器件(1)包括多個結構相同并依次連接的元胞，所述元胞直接做在第一摻雜類型襯底(85)上，第一摻雜類型襯底(85)下方是高壓漏極金屬(100)，漂移區包括底部的第一摻雜類型Buffer區，超結條位于第一摻雜類型Buffer區上表面，超結條包括周期性交替排列的第一摻雜類型條(51)和第二摻雜類型條(31)、及第三摻雜類型條(511)與第二摻雜類型外延層(311)，第一摻雜類型外延層(512)及第二摻雜類型體區(312)位于第三摻雜類型條(511)與第二摻雜類型外延層(311)上表面，第一摻雜類型外延層(512)上表面設置有第一重摻雜類型源區(52)，第二摻雜類型體區(312)上設置第十四類氧化層(623)，溝槽介質(61)上表面與第一電極(101)接觸、其余表面被第十四類氧化層(623)包圍，第一電極(101)覆蓋第一類JFET器件(1)的上表面；

所述第一類VDMOS器件(2)包括多個結構相同并依次連接的元胞，所述元胞直接做在第一摻雜類型襯底(85)上，第一摻雜類型襯底(85)下方是高壓漏極金屬(100)，漂移區包括底部的第一摻雜類型Buffer區和超結條，超結條包括周期性交替排列的第一摻雜類型條(51)和第二摻雜類型條(31)、及周期性排列的第三摻雜類型條(511)與第二摻雜類型外延層(311)，第二摻雜類型體區(312)位于第三摻雜類型條(511)與第二摻雜類型外延層(311)上表面，第二摻雜類型體區(312)內置第二重摻雜類型接觸區(32)及第一重摻雜類型接觸區(52)，介質層(62)覆蓋了第一類柵氧化層(610)及部分第一重摻雜類型接觸區(52)，第一類金屬層(102)覆蓋了介質層(62)及裸露的第一重摻雜類型接觸區(52)及第二重摻雜類型接觸區(32)上表面，槽柵的第一類柵氧化層(610)上表面與介質層(62)相切并向下延伸至第一摻雜類型條(51)中，第一類多晶硅控制柵(701)位于第一類柵氧化層(610)中的上部，并被第一類柵氧化層(610)包圍，第一類多晶硅分離柵(702)位于第一類柵氧化層(610)中的下部，并被第一類柵氧化層(610)包圍；第一類多晶硅控制柵(701)上表面深入第一重摻雜類型接觸區(52)、下表面深入第三摻雜類型條(511),第一類VDMOS最右側的元胞2(n)為終端結構，第二類金屬層(103)覆蓋了介質層(62)及部分第二類多晶硅分離柵(703)上表面，第二類多晶硅分離柵(703)周圍被第一類柵氧化層(610)包圍；

所述第一隔離結構(204)位于第一類JFET器件(1)最后一個元胞1(n)與第一類VDMOS器件第一個元胞2(1)之間，直接做在第一摻雜類型襯底(85)上，第一摻雜類型襯底(85)下方是高壓漏極金屬(100)，漂移區包括底部的第一摻雜類型Buffer區和位于第一摻雜類型Buffer區上表面的超結條，其中超結條包括周期性交替排列的第一摻雜類型條(51)和第二摻雜類型條(31)、及位于第一摻雜類型條(51)和第二摻雜類型條(31)上表面周期性排列的第三摻雜類型條(511)與第二摻雜類型外延層(311)，位于第三摻雜類型條(511)與第二摻雜類型外延層(311)上表面的是第一摻雜類型外延層(512)及第二摻雜類型體區(312)，第二摻雜類型條(31)和第二摻雜類型外延層(311)組成的條狀結構貫穿整個漂移區，屬于第一隔離結構(204)的第二摻雜類型體區(312)上表面均覆蓋有場氧化層(86)，場氧化層(86)覆蓋了整個第一隔離結構(204)的上表面，介質層(62)覆蓋了場氧化層(86)；

所述第二類VDMOS器件(3)包括多個結構相同并依次連接的元胞，所述元胞直接做在第一摻雜類型襯底(85)上，第一摻雜類型襯底(85)下方是高壓漏極金屬(100)，漂移區包括底部的第一摻雜類型Buffer區和超結條，超結條包括周期性交替排列的第一摻雜類型條(51)和第二摻雜類型條(31)、及周期性排列的第三摻雜類型條(511)與第二摻雜類型外延層(311)，第二摻雜類型體區(312)位于第三摻雜類型條(511)與第二摻雜類型外延層(311)上表面，第二摻雜類型體區(312)內置第二重摻雜類型接觸區(32)及第一重摻雜類型接觸區(52)，介質層(62)覆蓋了第一類柵氧化層(610)及部分第一重摻雜類型接觸區(52)，第三類金屬層(104)覆蓋了介質層(62)及裸露的第一重摻雜類型接觸區(52)及第二重摻雜類型接觸區(32)上表面，槽柵的第一類柵氧化層(610)上表面與介質層(62)相切并向下延伸至第一摻雜類型條(51)中，第一類多晶硅控制柵(701)位于第一類柵氧化層(610)中的上部，并被第一類柵氧化層(610)包圍，第一類多晶硅分離柵(702)位于第一類柵氧化層(610)中的下部，并被第一類柵氧化層(610)包圍；第一類多晶硅控制柵(701)上表面伸入第一重摻雜類型接觸區(52)、下表面伸入第三摻雜類型條(511)；耗盡型溝道(543)分布在第一類柵氧化層(610)兩側，縱向連通了第一重摻雜類型接觸區(52)以及第三摻雜類型條(511)；

所述第二隔離結構(203)位于第一類VDMOS器件(2)最后一個終端元胞2(n)與第二類VDMOS器件(3)第一個元胞3(1)之間，直接做在第一摻雜類型襯底(85)上，第一摻雜類型襯底(85)下方是高壓漏極金屬(100)，漂移區包括底部的第一摻雜類型Buffer區和超結條，超結條包括周期性交替排列的第一摻雜類型條(51)和第二摻雜類型條(31)，第一摻雜類型條(51)和第二摻雜類型條(31)并列位于第一摻雜類型Buffer區上表面，周期性排列的第三摻雜類型條(511)與第二摻雜類型外延層(311)位于第一摻雜類型條(51)和第二摻雜類型條(31)上表面，第一摻雜類型外延層(512)與第二摻雜類型體區(312)位于第三摻雜類型條(511)與第二摻雜類型外延層(311)上表面，第二摻雜類型條(31)和第二摻雜類型外延層(311)組成的條狀結構貫穿整個漂移區，屬于第二隔離結構(203)的第二摻雜類型體區(312)和第一摻雜類型外延層(512)上表面均覆蓋有場氧化層(86)，場氧化層(86)覆蓋了整個第二隔離結構(203)的上表面，介質層(62)覆蓋了場氧化層(86)；

第二類VDMOS器件(3)最后一個元胞3(n)右側依次為LIGBT器件(4)、第一類LDMOS器件(5)、第二類LDMOS器件(6)、第三類LDMOS器件(7)、第四類LDMOS器件(8)、第五類LDMOS器件(9)、第六類LDMOS器件(10)、第七類LDMOS器件(11)、第二類JFET器件(12)、低壓NMOS器件(13)、低壓PMOS器件(14)、低壓PNP(15)、低壓NPN器件(16)、二極管；第二類VDMOS器件(3)最后一個元胞3(n)右側的上述器件均位于第二摻雜類型外延層(311)中，第二摻雜類型外延層(311)位于交替周期排列的第一摻雜類型條(51)和第二摻雜類型條(31)上表面，隔離條(21)及隔離條(21)上表面的場氧化層(86)、覆蓋于場氧化層(86)上表面的介質層(62)三部分構成隔離條結構，所述隔離條結構將位于第二摻雜類型外延層(311)中的LIGBT器件(4)、第一類LDMOS器件(5)、第二類LDMOS器件(6)、第三類LDMOS器件(7)、第四類LDMOS器件(8)、第五類LDMOS器件(9)、第六類LDMOS器件(10)、第七類LDMOS器件(11)、第二類JFET器件(12)、低壓NMOS器件(13)、低壓PMOS器件(14)、低壓PNP(15)、低壓NPN器件(16)、第一類二極管(17)、第二類二極管(18)、第三類二極管(19)、第四類二極管(20)相互隔開；

所述LIGBT器件(4)位于第二類VDMOS器件(3)最后一個元胞3(n)右側的兩個相鄰所述隔離條結構之間，第一摻雜類型埋層(500)位于第二摻雜類型外延層(311)部分上表面，第一摻雜類型外延層(512)位于相鄰的兩個隔離條(21)之間的第一摻雜類型埋層(500)上方，第一摻雜類型外延層(512)左側設置有第二摻雜類型阱區(320)；第二摻雜類型阱區(320)靠近上表面處設置有相切的第一重摻雜類型接觸區(52)與第二重摻雜類型接觸區(32)；第一摻雜類型外延層(512)右側設置有第一摻雜類型第一阱區(520)；第一摻雜類型第一阱區(520)正中間靠近上表面處設置有第二重摻雜類型接觸區(32)；第一摻雜類型外延層(512)部分上表面設置有場氧化層(86)；第三類柵氧化層(612)位于所述隔離條結構與第二摻雜類型阱區(320)之間，且與第二摻雜類型阱區(320)左邊界相切；第三類多晶硅(72)位于第三類柵氧化層(612)之內，其被第三類柵氧化層(612)包圍；第三類柵氧化層(612)上表面、場氧化層(86)上表面處均覆蓋有介質層(62)，第一類發射極金屬(105)覆蓋了部分第一重摻雜類型接觸區(52)與部分第二重摻雜類型接觸區(32)上表面，第一摻雜類型第一阱區(520)正中間靠近上表面處的第二重摻雜類型接觸區(32)上表面覆蓋有第一類集電極金屬(106)；

所述第一類LDMOS器件(5)位于LIGBT器件(4)右側，并通過隔離條結構與相鄰的LIGBT器件(4)隔開；所述第一類LDMOS器件(5)位于第二摻雜類型外延層(311)中，位于第二摻雜類型外延層(311)部分上表面處設置有第一摻雜類型第一埋層(501)，相鄰的兩個隔離條(21)之間的第一摻雜類型第一埋層(501)上方是第一摻雜類型外延層(512)，第一摻雜類型外延層(512)上表面處設置有第二摻雜類型第一深阱區(301)，第二摻雜類型第一深阱區(301)左側設置有第一摻雜類型第二阱區(521)，位于第一摻雜類型第二阱區(521)正下方與之相切的是第一摻雜類型降場層(550)，第一摻雜類型第二阱區(521)靠近上表面處設置有第一重摻雜類型接觸區(52)、及與第一重摻雜類型接觸區(52)相切的第二重摻雜類型接觸區(32)；第二摻雜類型第一深阱區(301)右側上表面處設置有第二重摻雜類型接觸區(32)，第二摻雜類型第一深阱區(301)上表面處設置有部分場氧化層(86)，第二摻雜類型第一深阱區(301)上表面的場氧化層(86)與第一摻雜類型第二阱區(521)之間有間隔，第四類柵氧化層(613)連接了位于第一摻雜類型第二阱區(521)上表面處的第二重摻雜類型接觸區(32)與場氧化層(86)左邊界，所述第四類柵氧化層(613)相切于第二重摻雜類型接觸區(32)右邊界，第四類柵氧化層(613)上表面處覆蓋有第四類多晶硅層(73)，所述第四類多晶硅層(73)左端與第四類柵氧化層(613)相切或者不延伸至第四類柵氧化層(613)的左邊界，第四類多晶硅層(73)左端覆蓋或相切于第二重摻雜類型接觸區(32)右邊界，所述第四類多晶硅層(73)右側覆蓋部分場氧化層(86)；第四類柵氧化層(613)裸露的部分，第四類多晶硅層(73)上表面，場氧化層(86)裸露的上表面處均覆蓋有介質層(62)，位于第一摻雜類型第二阱區(521)上表面處的第一重摻雜類型接觸區(52)與部分第二重摻雜類型接觸區(32)上表面處覆蓋有第二類源極金屬(107)，第二摻雜類型第一深阱區(301)右側靠近上表面處的第二重摻雜類型接觸區(32)上表面覆蓋有第二類漏極金屬(108)；

所述第二類LDMOS器件(6)通過隔離條結構與相鄰的第一類LDMOS器件(5)隔開；所述第二類LDMOS器件(6)在第二摻雜類型外延層(311)部分上表面處設置有第一摻雜類型第二埋層(502)，第一摻雜類型外延層(512)位于第一摻雜類型第二埋層(502)上方，第二摻雜類型第一埋層(401)位于第一摻雜類型第二埋層(502)正上方處，第一摻雜類型外延層(512)左側上部設置有第二摻雜類型第一阱區(321)，第二摻雜類型第二降場層(42)位于第二摻雜類型第一阱區(321)正下方并與第二摻雜類型第一阱區(321)相切，第一摻雜類型外延層(512)右側設置有第一摻雜類型第三阱區(522)并在其中靠近上表面處設置有第一重摻雜類型接觸區(52)，第一摻雜類型外延層(512)正上方處設置有場氧化層(86)，第一摻雜類型外延層(512)正上方的場氧化層(86)與第二摻雜類型第一阱區(321)之間有間隔，第五類柵氧化層(614)連接了位于第二摻雜類型第一阱區(321)上表面處的第一重摻雜類型源區(52)與場氧化層(86)左邊界，所述第五類柵氧化層(614)厚度大于第一類LDMOS器件(5)的第四類柵氧化層(613)，所述第五類柵氧化層(614)左端部分覆蓋或相切于第一重摻雜類型接觸區(52)右邊界，第五類柵氧化層(614)上表面處覆蓋有第五類多晶硅層(74)，所述第五類多晶硅層(74)左側相切或者未延伸至第五類柵氧化層(614)的左邊界，且覆蓋或相切于第一重摻雜類型接觸區(52)右邊界，所述第五類多晶硅層(74)右端覆蓋部分場氧化層(86)，介質層(62)覆蓋第五類柵氧化層(614)裸露的部分、第五類多晶硅層(74)上表面、場氧化層(86)裸露的上表面，第三類源極金屬(109)覆蓋第二摻雜類型第一阱區(321)內的第一重摻雜類型接觸區(52)的部分上表面及與第一重摻雜類型接觸區(52)左側相切的第二重摻雜類型接觸區(32)的上表面，第三類漏極金屬(111)覆蓋右側的第一重摻雜類型接觸區(52)，第一類場板電極金屬(110)部分覆蓋了右側的第五類多晶硅層(74)上表面；

所述第三類LDMOS器件(7)通過隔離條結構與相鄰的第二類LDMOS器件(6)隔開，所述第三類LDMOS器件(7)在第二摻雜類型外延層(311)部分上表面設置了第一摻雜類型第三埋層(503)，第一摻雜類型外延層(512)位于第一摻雜類型第三埋層(503)上方，第一摻雜類型外延層(512)正上方處設置有場氧化層(86)，第一摻雜類型外延層(512)左側設置有第二摻雜類型第二阱區(322)，第二摻雜類型第三降場層(43)位于第二摻雜類型第二阱區(322)正下方并與第二摻雜類型第二阱區(322)相切，第一摻雜類型外延層(512)右側設置有第一摻雜類型第四阱區(523)并在第一摻雜類型第四阱區(523)內部靠近上表面處設置有第一重摻雜類型接觸區(52)；第一摻雜類型外延層(512)上方的場氧化層(86)與第二摻雜類型第二阱區(322)之間設有間隔，第六類柵氧化層(615)連接了位于第二摻雜類型第二阱區(322)上表面處的第一重摻雜類型接觸區(52)與場氧化層(86)左邊界，所述第六類柵氧化層(615)左端部分覆蓋或相切于第一重摻雜類型接觸區(52)右邊界，第六類柵氧化層(615)上表面覆蓋有第六類多晶硅層(75)，所述第六類多晶硅層(75)左端相切或者未延伸至第六類柵氧化層(615)的左邊界，且覆蓋或相切于第一重摻雜類型接觸區(52)右邊界，所述第六類多晶硅層(75)右側覆蓋部分場氧化層(86)；介質層(62)覆蓋了第六類柵氧化層(615)裸露的部分、第六類多晶硅層(75)上表面、場氧化層(86)裸露的上表面，第四類源極金屬(112)覆蓋左側的部分第一重摻雜類型接觸區(52)與第二重摻雜類型接觸區(32)上表面，第四類漏極金屬(114)覆蓋右側的第一重摻雜類型接觸區(52)，第二類場板電極金屬(113)覆蓋了右側的第六類多晶硅層(75)的部分上表面；

所述第四類LDMOS器件(8)通過隔離條結構與相鄰的第三類LDMOS器件(7)隔開，所述第四類LDMOS器件(8)在第二摻雜類型外延層(311)部分上表面處設置有第一摻雜類型第四埋層(504)，第一摻雜類型外延層(512)位于第一摻雜類型第四埋層(504)上方，第一摻雜類型外延層(512)正上方處設置有第二摻雜類型top層(402)，第二摻雜類型top層(402)上方設置有場氧化層(86)，第一摻雜類型外延層(512)左側設置有第二摻雜類型第三阱區(323)，第二摻雜類型第四降場層(44)位于第二摻雜類型第三阱區(323)正下方并與第二摻雜類型第三阱區(323)相切，第一摻雜類型外延層(512)右側設置有第一摻雜類型第五阱區(524)并在第一摻雜類型第五阱區(524)內部靠近上表面處設置有第一重摻雜類型接觸區(52)；第二摻雜類型top層(402)上方的場氧化層(86)與第二摻雜類型第三阱區(323)之間設有間隔，第七類柵氧化層(616)連接了位于第二摻雜類型第三阱區(323)上表面處的第一重摻雜類型接觸區(52)與場氧化層(86)左邊界，所述第七類柵氧化層(616)左端部分覆蓋或相切于第一重摻雜類型接觸區(52)右邊界，第七類柵氧化層(616)上表面處覆蓋有第七類多晶硅層(76)，所述第七類多晶硅層(76)左端相切或者未延伸至第七類柵氧化層(616)的左邊界，且覆蓋或相切于第一重摻雜類型接觸區(52)右邊界，所述第七類多晶硅層(76)覆蓋部分場氧化層(86)；介質層(62)覆蓋了第七類柵氧化層(616)裸露的部分、第七類多晶硅層(76)上表面、場氧化層(86)裸露的上表面，第五類源極金屬(115)覆蓋了部分第一重摻雜類型接觸區(52)與部分第二重摻雜類型接觸區(32)上表面，第五類漏極金屬(117)覆蓋了右側的第一重摻雜類型接觸區(52)，第三類場板電極金屬(116)覆蓋了右側的部分第七類多晶硅層場板(76)上表面；

所述第五類LDMOS器件(9)通過隔離條結構與相鄰的第四類LDMOS器件(8)隔開；所述第五類LDMOS器件(9)在第二摻雜類型外延層(311)部分上表面處設置有第一摻雜類型第五埋層(505)，第二摻雜類型埋層(403)位于第一摻雜類型第五埋層(505)上方，第二摻雜類型埋層(403)上方設置有場氧化層(86)，第一摻雜類型外延層(512)左側設置有第二摻雜類型第四阱區(324)，第二摻雜類型第五降場層(45)位于第二摻雜類型第四阱區(324)正下方，并與第二摻雜類型第四阱區(324)相切，第一摻雜類型外延層(512)右側設置有第一摻雜類型第六阱區(525)并在第一摻雜類型第六阱區(525)內靠近上表面處設置有第一重摻雜類型接觸區(52)；場氧化層(86)與第二摻雜類型第四阱區(324)之間設有間隔，第八類柵氧化層(617)連接了位于第二摻雜類型第四阱區(324)上表面處的第一重摻雜類型接觸區(52)與場氧化層(86)左邊界，所述第八類柵氧化層(617)左端部分覆蓋或相切于第一重摻雜類型接觸區(52)右邊界，第八類柵氧化層(617)上表面處覆蓋有第八類多晶硅層(77)，所述第八類多晶硅層(77)左端相切或者未延伸至第八類柵氧化層(617)的左邊界，且覆蓋或相切于第一重摻雜類型接觸區(52)右邊界，所述第八類多晶硅層(77)右側覆蓋部分第八類場氧化層(86)；介質層(62)覆蓋了第八類柵氧化層(617)裸露的部分、第八類多晶硅層(77)上表面、場氧化層(86)裸露的上表面，第六類源極金屬(118)覆蓋了部分第一重摻雜類型接觸區(52)與第二重摻雜類型接觸區(32)，第六類漏極金屬(120)覆蓋了第一摻雜類型外延層(512)右側的部分第一重摻雜類型接觸區(52)，第四類場板電極金屬(119)覆蓋右側的部分多晶硅(77)；

所述第六類LDMOS器件(10)通過隔離條結構與相鄰的第五類LDMOS器件(9)隔開；所述第六類LDMOS器件(10)在第二摻雜類型外延層(311)部分上表面處設置有第一摻雜類型第六埋層(506)，第一摻雜類型外延層(512)位于第一摻雜類型第六埋層(506)上方，第一摻雜類型外延層(512)上方設置有場氧化層(86)，第一摻雜類型外延層(512)左側設置有第二摻雜類型第五阱區(325)，位于第二摻雜類型第五阱區(325)正下方與之相切的是第二摻雜類型第六降場層(46)，第一摻雜類型外延層(512)右側設置有第一摻雜類型第七阱區(526)并在其中靠近上表面處設置有第一重摻雜類型接觸區(52)，第一摻雜類型外延層(512)上方的場氧化層(86)與第二摻雜類型第五阱區(325)之間設有間隔，第九類柵氧化層(618)連接了位于第二摻雜類型第五阱區(325)上表面處的第一重摻雜類型接觸區(52)與場氧化層(86)左邊界，所述第九類柵氧化層(618)左端覆蓋或相切于第一重摻雜類型接觸區(52)右邊界，第九類柵氧化層(618)上表面處覆蓋第九類多晶硅層(78)，所述第九類多晶硅層(78)左端相切或者未延伸至第九類柵氧化層(618)的左邊界，且覆蓋或相切于第一重摻雜類型接觸區(52)右邊界，所述第九類多晶硅層(78)右端覆蓋部分第九類場氧化層(86)；介質層(62)覆蓋第九類柵氧化層(618)裸露的部分、第九類多晶硅層(78)上表面、場氧化層(86)裸露的上表面處，第七類源極金屬(121)覆蓋第一摻雜類型外延層(512)左側的部分第一重摻雜類型接觸區(52)與第二重摻雜類型接觸區(32)的上表面，第七類漏極金屬(122)覆蓋第一摻雜類型外延層(512)右側的部分第一重摻雜類型接觸區(52)；

所述第七類LDMOS器件(11)通過隔離條結構與相鄰的第六類LDMOS器件(10)隔開；所述第七類LDMOS器件(11)在第二摻雜類型外延層(311)部分上表面處設置有第一摻雜類型第七埋層(507)，第一摻雜類型外延層(512)位于第一摻雜類型第七埋層(507)上方，第一摻雜類型外延層(512)左側設置有第二摻雜類型第六阱區(326)，第二摻雜類型第七降場層(47)位于第二摻雜類型第六阱區(326)正下方與第二摻雜類型第六阱區(326)相切，第一摻雜類型外延層(512)右側設置有第一重摻雜類型接觸區(52)，第十類柵氧化層(619)覆蓋第一重摻雜類型接觸區(52)右邊界，第十類柵氧化層(619)上表面處覆蓋有第十類多晶硅層(79)，所述第十類多晶硅層(79)左端相切或者未延伸至第十類柵氧化層(619)的左邊界，且覆蓋或相切于第一重摻雜類型接觸區(52)右邊界；介質層(62)覆蓋了第十類柵氧化層(619)裸露的部分、第十類多晶硅層(79)上表面、場氧化層(86)裸露的上表面，第八類源極金屬(123)覆蓋了第一摻雜類型外延層(512)左側的部分第一重摻雜類型接觸區(52)與第二重摻雜類型接觸區(32)的上表面，第八類漏極金屬(124)覆蓋了第一摻雜類型外延層(512)右側的部分第一重摻雜類型接觸區(52)；

所述第二類JFET器件(12)通過隔離條結構與相鄰的第七類LDMOS器件(11)隔開；所述第二類JFET器件(12)在第二摻雜類型外延層(311)部分上表面處設置有第一摻雜類型外延層(512)，第一摻雜類型外延層(512)靠近上表面正中間處設置有第二重摻雜類型接觸區(32)，第二重摻雜類型接觸區(32)左右兩側對稱設置第一重摻雜類型接觸區(52)，第一重摻雜類型接觸區(52)與第二重摻雜類型接觸區(32)之間水平方向上通過場氧化層(86)隔離，場氧化層(86)上方覆蓋有介質層(62)，第四類金屬層(125)覆蓋了第二重摻雜類型接觸區(32)左側的第一重摻雜類型接觸區(52)，第五類金屬層(126)覆蓋了第二重摻雜類型接觸區(32)，第六類金屬層(127)覆蓋了第二重摻雜類型接觸區(32)右側的第一重摻雜類型接觸區(52)；

所述低壓NMOS器件(13)通過隔離條結構與相鄰的第二類JFET器件(12)隔開；所述低壓NMOS器件(13)在第二摻雜類型外延層311)部分上表面處設置有第一摻雜類型第八埋層(508)，第一摻雜類型外延層(512)位于第一摻雜類型第八埋層(508)上方，第一摻雜類型外延層(512)上方是第二摻雜類型第二深阱區(302)，第二摻雜類型第二深阱區(302)左側設置有第一重摻雜類型接觸區(52)與第二重摻雜類型接觸區(32)，第二摻雜類型第二深阱區(302)右側設置有第一重摻雜類型接觸區(52)，兩個相鄰的第一重摻雜類型接觸區(52)上表面通過第十一類柵氧化層(620)連接，第十一類柵氧化層(620)兩端相切或覆蓋一部分第一重摻雜類型接觸區(52)，第十一類多晶硅層(80)覆蓋了第十一類柵氧化層(620)上表面，介質層(62)覆蓋了第十一類多晶硅層(80)，第一類體區金屬層(128)覆蓋了第二重摻雜類型接觸區(32)，第九類源極金屬層(129)覆蓋了第二摻雜類型第二深阱區(302)左側的第一重摻雜類型接觸區(52)，第九類漏極金屬層(130)覆蓋了第二摻雜類型第二深阱區(302)右側的第一重摻雜類型接觸區(52)；

所述低壓PMOS器件(14)通過隔離條結構與相鄰的低壓NMOS器件(13)隔開；所述低壓PMOS器件(14)在第二摻雜類型外延層(311)部分上表面處設置有第一摻雜類型第九埋層(509)，第一摻雜類型外延層(512)位于第一摻雜類型第九埋層(509)上方，第一摻雜類型深阱區(5102)位于第一摻雜類型外延層(512)上方，第一摻雜類型深阱區(5102)左側設置有第一重摻雜類型接觸區(52)與第二重摻雜類型接觸區(32)，第一摻雜類型深阱區(5102)右側設置有第二重摻雜類型接觸區(32)，兩個相鄰的第二重摻雜類型接觸區(32)上表面通過第十二類柵氧化層(621)連接，第十二類柵氧化層(621)兩端相切或覆蓋部分第二重摻雜類型接觸區(32)，第十二類多晶硅層(81)覆蓋了第十二類柵氧化層(621)上表面，介質層(62)覆蓋了第十二類多晶硅層(81)上表面，第二類體區金屬層(131)覆蓋了第一重摻雜類型接觸區(52)，第十類源極金屬(132)覆蓋了第一摻雜類型深阱區(5102)左側的第二重摻雜類型接觸區(32)，第十類漏極金屬(133)覆蓋了第一摻雜類型深阱區(5102)右側的第二重摻雜類型接觸區(32)；

所述低壓PNP器件(15)通過隔離條結構與相鄰的低壓PMOS器件(14)隔開；所述低壓PNP器件(15)在第二摻雜類型外延層(311)部分上表面處設置有第一摻雜類型第十埋層(510)，第一摻雜類型外延層(512)位于第一摻雜類型第十埋層(510)上方，第一摻雜類型外延層(512)上方設置有兩個第一重摻雜類型接觸區(52)與兩個第二重摻雜類型接觸區(32)，第一重摻雜類型接觸區(52)與第二重摻雜類型接觸區(32)交替分布且間距相等，第一摻雜類型外延層(512)最左側為第一重摻雜類型接觸區(52)，相鄰的第一重摻雜類型接觸區(52)和第二重摻雜類型接觸區(32)兩者表面通過場氧化層(86)隔離，兩個第二重摻雜類型接觸區(32)被第二摻雜類型第三深阱區(303)包圍，第七類金屬層(134)覆蓋了最左側的第一重摻雜類型接觸區(52)上表面，第八類金屬層(135)覆蓋了中間的第二重摻雜類型接觸區(32)，第九類金屬層(136)覆蓋了中間的第一重摻雜類型接觸區(52)，第十類金屬層(137)覆蓋了最右側的第二重摻雜類型接觸區(32)；

所述低壓NPN器件(16)通過隔離條結構與相鄰的低壓PNP器件(15)隔開；所述低壓NPN器件(16)在第二摻雜類型外延層(311)部分上表面處設置有第一摻雜類型第十一埋層(5101)，第一摻雜類型外延層(512)位于第一摻雜類型第十一埋層(5101)上方，第一摻雜類型外延層(512)左上方設置有第二摻雜類型第四深阱區(304)，第二摻雜類型第四深阱區(304)上表面處設置有通過場氧化層(86)隔離的第一重摻雜類型接觸區(52)與第二重摻雜類型接觸區(32)，場氧化層(86)上表面覆蓋有介質層(62)，第二摻雜類型第四深阱區(304)外部右側的第一摻雜類型外延層(512)上表面處設置有第一重摻雜類型接觸區(52)，第二摻雜類型第四深阱區(304)外部的第一重摻雜類型接觸區(52)與第二摻雜類型第四深阱區(304)之間通過場氧化層(86)隔離，介質層(62)覆蓋了場氧化層(86)，第十二類金屬層(139)覆蓋了第四深阱區(304)內部的第一重摻雜類型接觸區(52)，第十一類金屬層(138)覆蓋了第四深阱區(304)內部的第二重摻雜類型接觸區(32)，第十三類金屬層(140)覆蓋了第四深阱區(304)外的第一重摻雜類型接觸區(52)；

所述第一類二極管器件(17)通過隔離條結構與相鄰的低壓NPN器件(16)隔開；所述第一類二極管器件(17)在第二摻雜類型外延層(311)部分上表面處設置有第二摻雜類型第三埋層(313)，第一摻雜類型外延層(512)位于第二摻雜類型第三埋層(313)上方，第一摻雜類型外延層(512)兩側分別設置有第二摻雜類型第五深阱區(305)，第二摻雜類型第五深阱區(305)下表面深入第二摻雜類型第三埋層(313)，第二摻雜類型第五深阱區(305)上表面處設置有第二重摻雜類型接觸區(32)，兩個第二重摻雜類型接觸區(32)及設置于第二重摻雜類型接觸區(32)正中間處的第一重摻雜類型接觸區(52)位于第一摻雜類型外延層(512)上表面，第一重摻雜類型接觸區(52)和與其相鄰的兩個第二重摻雜類型接觸區(32)表面通過場氧化層(86)隔離，場氧化層(86)上表面覆蓋有介質層(62)，第十四類金屬層(141)覆蓋了左側的第二重摻雜類型接觸區(32)，第十五類金屬(142)覆蓋了第一重摻雜類型接觸區(52)，第十六類金屬層(143)覆蓋了右側的第二重摻雜類型接觸區(32)；

所述第二類二極管器件(18)通過隔離條結構與相鄰的第一類二極管器件(17)隔開；所述第二類二極管器件(18)在第二摻雜類型外延層(311)部分上表面處設置有第二摻雜類型第四埋層(314)，第一摻雜類型外延層(512)位于第二摻雜類型第四埋層(314)上方，第一摻雜類型外延層(512)上表面處設置有兩個第一重摻雜類型接觸區(52)，場氧化層(86)上表面覆蓋有介質層(62)，第十七類金屬層(144)覆蓋了左側的第一重摻雜類型接觸區(52)，第十八類金屬(145)覆蓋了第一摻雜類型外延層(512)的部分上表面，第十九類金屬層(146)覆蓋了右側的第一重摻雜類型接觸區(52)；

所述第三類二極管器件(19)通過隔離條結構與相鄰的第二類二極管器件(18)隔開；所述第三類二極管器件(19)在第二摻雜類型外延層(311)部分上表面處設置有第二摻雜類型第五埋層(315)，第一摻雜類型外延層(512)位于第二摻雜類型第五埋層(315)上方，第一摻雜類型外延層(512)上表面處設置有兩個第一重摻雜類型接觸區(52)，及兩個第二重摻雜類型接觸區(32)，兩個第二重摻雜類型接觸區(32)之間設置有間隔、且位于相鄰場氧化層(86)之間，場氧化層(86)上表面覆蓋有介質層(62)，第二十類金屬層(147)覆蓋了左側的第一重摻雜類型接觸區(52)，第二十一類金屬(148)覆蓋了第一摻雜類型外延層(512)的部分上表面，以及兩個第二重摻雜類型接觸區(32)的上表面，第二十二類金屬層(149)覆蓋了右側的第一重摻雜類型接觸區(52)；

所述第四類二極管器件(20)通過隔離條結構與相鄰的第三類二極管器件(19)隔開；所述第四類二極管器件(20)在第二摻雜類型外延層(311)部分上表面處設置有第二摻雜類型第六埋層(316)，第一摻雜類型外延層(512)位于第二摻雜類型第六埋層(316)上方，第一摻雜類型外延層(512)上表面處設置有兩個第一重摻雜類型接觸區(52)、兩個第十三類氧化層(622)、以及兩個第六類多晶硅(709)，兩個第十三類氧化層(622)位于兩個第一重摻雜類型接觸區(52)之間，兩個第十三類氧化層(622)之間設置有間隔，第一重摻雜類型接觸區(52)和第十三類氧化層(622)之間為場氧化層(86)，場氧化層(86)上表面覆蓋有介質層(62)，第六類多晶硅(709)位于第十三類氧化層(622)內部上表面，兩個第六類多晶硅(709)上表面與第二十四類金屬層(151)接觸、其余表面都被第十三類氧化層(622)包圍，第二十三類金屬層(150)覆蓋了左側第一重摻雜類型接觸區(52)，第二十四類金屬層(151)覆蓋了第一摻雜類型外延層(512)的部分上表面、兩個第十三類氧化層(622)的上表面、以及兩個第六類多晶硅(709)上表面，第二十五類金屬層(152)覆蓋了右側的第一重摻雜類型接觸區(52)。