[發明專利]半導體裝置

在審

• 申請號: 202010883085.8
• 申請日: 2020-08-28
• 公開（公告）號: CN113496737A
• 公開（公告）日: 2021-10-12
• 發明（設計）人: 李熙烈
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C16/04
• 分類號: G11C16/04;G11C16/24;G11C7/10
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

1.一種半導體裝置，該半導體裝置包括：

第一存儲塊，所述第一存儲塊包括第一存儲器串；

第二存儲塊，所述第二存儲塊包括第二存儲器串；

公共源極線，所述公共源極線共同聯接至所述第一存儲塊和所述第二存儲塊；

第一位線，所述第一位線聯接至所述第一存儲器串；

第二位線，所述第二位線聯接所述第二存儲器串；

第一頁緩沖器，所述第一頁緩沖器用于通過所述第一位線接入所述第一存儲器串；以及

第二頁緩沖器，所述第二頁緩沖器用于通過所述第二位線接入所述第二存儲器串，

其中，當選擇所述第一存儲塊時，所述第一位線和所述第一頁緩沖器彼此電連接。

2.根據權利要求1所述的半導體裝置，其中，當選擇所述第一存儲塊時，所述第二位線和所述第二頁緩沖器彼此電斷開。

3.根據權利要求1所述的半導體裝置，其中，當選擇所述第二存儲塊時，所述第二位線電連接至所述第二頁緩沖器，并且所述第一位線與所述第一頁緩沖器電斷開。

4.根據權利要求1所述的半導體裝置，其中，所述第一存儲器串聯接在所述公共源極線與所述第一位線之間，并且所述第二存儲器串聯接在所述公共源極線與所述第二位線之間。

5.根據權利要求4所述的半導體裝置，其中，所述第一存儲器串和所述第二存儲器串位于不同的水平。

6.根據權利要求1所述的半導體裝置，其中，所述第一位線和所述第二位線位于不同的水平。

7.根據權利要求1所述的半導體裝置，其中，所述第二存儲塊層疊在所述第一存儲塊上。

8.根據權利要求7所述的半導體裝置，其中，所述公共源極線位于所述第一存儲塊和所述第二存儲塊之間。

9.一種半導體裝置，該半導體裝置包括：

第一存儲塊，所述第一存儲塊包括第一存儲器串，所述第一存儲器串包括第一漏極選擇晶體管；

第二存儲塊，所述第二存儲塊包括第二存儲器串，所述第二存儲器串包括第二漏極選擇晶體管；

公共源極線，所述公共源極線共同聯接至所述第一存儲塊和所述第二存儲塊；

第一位線，其中，所述第一位線和所述第一存儲器串之間的連接由所述第一漏極選擇晶體管控制；

第二位線，其中，所述第二位線與所述第二存儲器串之間的連接由所述第二漏極選擇晶體管控制；以及

公共頁緩沖器，所述公共頁緩沖器用于通過所述第一位線接入所述第一存儲器串或者通過所述第二位線接入所述第二存儲器串，

其中，當選擇所述第一存儲塊時，所述公共頁緩沖器通過所述第一位線接入所述第一存儲器串，并且不接入所述第二存儲器串。

10.根據權利要求9所述的半導體裝置，其中，當選擇所述第二存儲塊時，所述公共頁緩沖器通過所述第二位線接入所述第二存儲器串。

11.根據權利要求9所述的半導體裝置，該半導體裝置還包括：

第一開關，所述第一開關用于控制所述第一位線和所述公共頁緩沖器之間的連接；以及

第二開關，所述第二開關用于控制所述第二位線和所述公共頁緩沖器之間的連接。

12.根據權利要求11所述的半導體裝置，其中，當選擇所述第一存儲塊時，所述第一開關接通并且所述第二開關關斷。

13.根據權利要求11所述的半導體裝置，其中，當選擇所述第二存儲塊時，所述第一開關關斷并且所述第二開關導通。

14.根據權利要求9所述的半導體裝置，其中，當選擇所述第一存儲塊時，所述第一漏極選擇晶體管導通，并且所述第二漏極選擇晶體管截止。