[發明專利]用于減輕編程干擾的設備和方法

在審

• 申請號: 202010882916.X
• 申請日: 2020-08-28
• 公開（公告）號: CN112447246A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: D·坎塔雷利;A·畢維努提;M·E·貝爾圖喬
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C16/34
• 分類號: G11C16/34
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本申請涉及用于減輕編程干擾的設備和方法。操作存儲器的方法和被配置成執行類似方法的存儲器可以包含：對串聯連接存儲器單元串的特定存儲器單元執行讀出操作；使用于所述串聯連接存儲器單元串的第二存儲器單元的相應存取線放電到第一電壓電平；使用于所述特定存儲器單元的相應存取線放電到高于所述第一電壓電平的第二電壓電平；以及使用于所述串聯連接存儲器單元串的第三存儲器單元的相應存取線放電到低于所述第二電壓電平并且高于所述第一電壓電平的第三電壓電平。

相關申請

本申請要求于2019年8月29日提交的美國臨時申請第62/893,331號的權益，所述美國臨時申請特此通過引用整體并入本文。

技術領域

本公開總體上涉及存儲器，并且具體地，在一或多個實施例中，本公開涉及用于減輕編程干擾的設備和方法。

背景技術

存儲器(例如，存儲器裝置)通常以內部半導體集成電路裝置的形式設置于計算機或其它電子裝置中。存在許多不同類型的存儲器，包含隨機存取存儲器(RAM)、只讀存儲器(ROM)、動態隨機存取存儲器(DRAM)、同步動態隨機存取存儲器(SDRAM)和閃存。

閃存已經發展成為廣泛的電子應用的非易失性存儲器的流行來源。閃存通常使用單晶體管存儲器單元，所述單晶體管存儲器單元可以實現高存儲器密度、高可靠性和低功耗。通過對電荷儲存結構(例如，浮柵或電荷陷阱(charge trap))進行編程(通常被稱為寫入)或其它物理現象(例如，相變或極化)實現的存儲器單元的閾值電壓(Vt)的變化決定了每個存儲器單元的數據狀態(例如，數據值)。閃存和其它非易失性存儲器的常見用途包含個人計算機、個人數字助理(PDA)、數碼相機、數字媒體播放器、數字記錄器、游戲、電器、車輛、無線裝置、移動電話和可移除存儲器模塊，并且非易失性存儲器的用途繼續擴展。

與非(NAND)閃存是一種常見的閃存裝置，其由于基本存儲器單元配置被布置的邏輯形式而如此命名。通常，與非閃存的存儲器單元陣列被布置成使得陣列的行的每個存儲器單元的控制柵極連接在一起以形成如字線等存取線。陣列的列包含在一對選擇門(例如，源極選擇晶體管和漏極選擇晶體管)之間串聯連接在一起的存儲器單元串(通常被稱為與非串)。每個源極選擇晶體管可以連接到源極，而每個漏極選擇晶體管可以連接到數據線，如列位線。已知的是，在存儲器單元串與源極之間和/或存儲器單元串與數據線之間使用一個以上選擇門來實現改變。

存儲器中的編程通常通過以下來完成：施加由編程驗證脈沖分離的多個編程脈沖以將所選組存儲器單元中的每個存儲器單元編程為相應的預期數據狀態(其可以是臨時或最終數據狀態)。利用此類方案，將編程脈沖施加到用于所選存儲器單元的存取線，如通常被稱為字線的那些存取線。在每個編程脈沖之后，使用一或多個編程驗證脈沖來驗證所選存儲器單元的編程。目前的編程通常在增量步驟脈沖編程方案中使用許多編程脈沖，其中每個編程脈沖是使存儲器單元閾值電壓移動某一量的單個脈沖。

發明內容

本申請的一方面涉及一種操作存儲器的方法，所述方法包括：對串聯連接存儲器單元串的特定存儲器單元執行讀出操作，其中所述串聯連接存儲器單元串的每個存儲器單元連接到多條存取線中的相應存取線；使所述多條存取線中用于所述串聯連接存儲器單元串的第二存儲器單元的所述相應存取線放電到第一電壓電平；使所述多條存取線中用于所述特定存儲器單元的所述相應存取線放電到高于所述第一電壓電平的第二電壓電平；以及使所述多條存取線中用于所述串聯連接存儲器單元串的第三存儲器單元的所述相應存取線放電到低于所述第二電壓電平并且高于所述第一電壓電平的第三電壓電平。