[發明專利]半導體器件及其制造方法

有效

• 申請號: 202010879913.0
• 申請日: 2020-08-27
• 公開（公告）號: CN111968954B
• 公開（公告）日: 2022-07-01
• 發明（設計）人: 楊帆;胡勝;呂功
• 申請（專利權）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/498;H01L23/528
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

1.一種半導體器件的制造方法，其特征在于，包括：

提供背面具有焊盤區的第一晶圓，所述第一晶圓中形成有第一器件層，所述第一器件層中具有金屬互連結構；

形成溝槽隔離環于所述第一晶圓背面的焊盤區中，所述溝槽隔離環包括第一金屬層和第一絕緣材料層，其中，所述第一絕緣材料層位于所述第一晶圓背面焊盤區的環形溝槽側壁和底面，所述第一金屬層填充所述環形溝槽；

形成絕緣介質層于所述第一晶圓的背面和所述溝槽隔離環上；

形成通孔插栓結構于所述第一晶圓背面的焊盤區中，所述通孔插栓結構貫穿所述絕緣介質層和所述第一晶圓，所述通孔插栓結構包括形成于通孔側壁上的第二絕緣材料層和填滿所述通孔的第二金屬層，所述第二金屬層的底部與所述第一器件層中的金屬互連結構電性連接，且所述通孔插栓結構被所述溝槽隔離環包圍在內；以及，

形成焊盤于所述絕緣介質層上，所述焊盤的底部與所述通孔插栓結構的頂部電性連接；其中，所述第一晶圓、所述絕緣介質層和所述焊盤構成第一寄生電容，所述第一晶圓、所述第二絕緣材料層和所述第二金屬層構成第二寄生電容，所述第一晶圓、所述第一絕緣材料層和所述第一金屬層構成第三寄生電容，所述第一寄生電容與所述第二寄生電容并聯后與所述第三寄生電容串聯。

2.如權利要求1所述的半導體器件的制造方法，其特征在于，形成所述溝槽隔離環的步驟包括：

刻蝕所述第一晶圓的背面直至暴露出所述第一器件層，以在所述焊盤區形成環形溝槽；

形成第一絕緣材料層覆蓋于所述環形溝槽的側壁和底面上；

沉積第一金屬層于所述第一絕緣材料層上，且所述第一金屬層至少填滿所述環形溝槽；以及

對所述第一金屬層和第一絕緣材料層進行頂部平坦化或回刻蝕，去除所述環形溝槽周圍的第一晶圓背面上的多余第一金屬層和第一絕緣材料層，以在所述環形溝槽中形成所述溝槽隔離環。

3.如權利要求1所述的半導體器件的制造方法，其特征在于，所述第一晶圓的背面還具有像素區；形成所述溝槽隔離環于所述第一晶圓背面的焊盤區中的同時，還形成溝槽隔離結構于所述第一晶圓背面的像素區中，所述溝槽隔離結構的底部和所述溝槽隔離環的底部深度相同。

4.如權利要求1所述的半導體器件的制造方法，其特征在于，所述第一絕緣材料層與所述第一金屬層之間還夾有粘合層；所述第一絕緣材料層的材質包括氧化硅和介電常數K大于3.9的高K介質中的至少一種，所述第一金屬層的材質包括鎢、鋁、銅、銀和金中的至少一種，所述粘合層的材質包括鈦、鉭和金屬氮化物中的至少一種。

5.如權利要求3所述的半導體器件的制造方法，其特征在于，所述半導體器件的制造方法還包括形成金屬柵格層于所述溝槽隔離結構的上方，且所述金屬柵格層的底部與所述溝槽隔離結構的頂部之間電性連接或絕緣。

6.如權利要求1所述的半導體器件的制造方法，其特征在于，形成所述焊盤之后，還形成鈍化層覆蓋于所述絕緣介質層的表面上，且所述鈍化層暴露出所述焊盤的至少部分頂表面。

7.如權利要求1所述的半導體器件的制造方法，其特征在于，形成所述溝槽隔離環之前，先在所述第一晶圓和一第二晶圓的表面上分別形成鍵合層，然后通過所述鍵合層將所述第一晶圓鍵合到所述第二晶圓上。

8.如權利要求7所述的半導體器件的制造方法，其特征在于，在將所述第一晶圓鍵合到所述第二晶圓上之后且在形成所述溝槽隔離環之前，對所述第一晶圓的背面進行減薄。