[發明專利]減小不同產品在爐管中的負載效應的方法

有效

• 申請號: 202010878027.6
• 申請日: 2020-08-27
• 公開（公告）號: CN112038233B
• 公開（公告）日: 2022-08-09
• 發明（設計）人: 康俊龍
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/318
• 分類號: H01L21/318;H01L21/28
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 欒美潔

本發明公開了一種減小不同產品在爐管中的負載效應的方法，包括：步驟1，新產品完成光刻后采用公式P＝(C×X×Y+frame)/S計算負載效應數值，P為表征單個shot中單位面積的圖形周長，C為單個芯片的的圖形周長，X為shot中芯片的行數；Y為shot中芯片的列數，S為Field shot size；步驟2，將單個shot中單位面積的圖形周長定義為負載效應數值，并根據所述負載效應數值進行歸類；步驟3，根據新產品的負載效應數值的歸類選擇相對應的片數效應值，調節爐管的五端溫度，采用光片進行成膜離線測試運行直至爐管中的光片膜厚達到測試目標膜厚；步驟4，按照新產品的所屬類別直接進行作業。本發明能快速準確估算出不同產品的負載效應，可以減少新產品試運行的硅片數量，節省試運行時間。

技術領域

本發明涉及半導體集成電路制造技術，具體涉及一種減小不同產品在爐管中的負載效應的方法。

背景技術

隨著集成電路工藝的發展以及關鍵尺寸不斷縮小，薄膜制備技術在半導體工藝制造中受到越來越多的重視。半導體集成電路工藝生產中，利用爐管生長薄膜，需要較長的作業時間，因此一般在一個批次(batch，即在批量作業設備站點具有相同的作業條件，可以同時一起作業的lot的集合)中放置多個硅片組(lot，即有相同工藝流程的硅片的集合)同時作業，這些批次都是使用相同的工藝條件(recipe)。

但是，由于爐管本身存在氣體流量耗盡效應，這會導致同一批次中氣體先經過的硅片和后經過的硅片生長的薄膜厚度不同，如圖1所示，這樣在關鍵尺寸較小的技術節點中薄膜生長很難滿足。在這種情況下，業內普遍采用的方法是調節工藝條件內的溫度控制器以調節溫度與填充光片(NPW wafer，即非生產性硅片)到空缺位置(slot)，從而解決耗盡效應所導致的膜厚不均勻的問題。

但是，對于每一種產品來說，需要成膜的面積是不相同的，當不同產品的表面積差別較大時，就需要通過調節工藝條件recipe的溫度來解決耗盡效應所帶來的膜厚問題。所以為了滿足不同產品的成膜要求，都要使用獨立的成膜溫度補償條件，才能滿足工藝的膜厚需求。

例如，在柵極側墻層(poly spacer nitride)生長時，由于各家產品差異比較大，不同的芯片設計引起的負載效應差異也比較大。在半導體芯片制造中有大量的新產品(NTO)下線，通常新產品下線都需要利用少量的硅片組進行試運行(pirun)。為了保證膜厚精確，在爐管進行柵極側墻層沉積工藝時，需要利用新產品填充滿爐管batch沉積薄膜，之后測試出厚度差異才能知道負載效應的差異，從而進行工藝條件的溫度調節，以改善這種負載效應。但是，這種方法帶來的問題就是爐管所有批次都裝滿新產品進行試運行時硅片的用量非常大，無論是對產能還是新產品試運行的進度都極為不利。

傳統方法中，預先通過光刻版的數據密度(Data Rate，即圖形密度，就是指多晶硅正面面積與整個芯片面積的比值)來判斷這些產品的差異，但是實際使用時卻發現這種方法并不能準確地判斷。

例如，在專利CN102347208A公開的減少爐管中薄膜生長的負載效應的方法中，利用芯片中成膜前臺階的周長和高度、芯片面積、芯片中正面的成膜速率、芯片中臺階側面的成膜速率分別計算出程序相同的每個芯片的負載效應數值，再將所計算出的負載效應數值小于等于170％的芯片，安排進行同時作業，對于負載效應數值大于170％的芯片，比較任意兩個芯片之間負載效應數值的差值，當差值小于30％時，安排進行同時作業，對屬于其它情況的芯片，一律分開作業。這種方法并不能準確地定義出硅片上成膜厚度的差異，而技術節點40nm以下的工藝對柵極側墻厚度要求極其嚴格。

這種方法有以下幾項不足：

1、芯片中成膜前臺階的周長沒有計算frame區域(光罩投影到硅片的shot區域中除去die區域后的剩余區域)，對實際厚度影響較大；

2、臺階的高度需要待確認切片結果，試運行的時間較長；