[發(fā)明專利]一種超導(dǎo)并行寄存器堆裝置

有效

• 申請?zhí)枺?/td>: 202010876462.5
• 申請日: 2020-08-27
• 公開（公告）號: CN112114875B
• 公開（公告）日: 2023-06-02
• 發(fā)明（設(shè)計）人: 張志敏;唐光明;張闊中;黃俊英;付榮亮;葉笑春;范東睿
• 申請（專利權(quán)）人: 中國科學(xué)院計算技術(shù)研究所
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 北京泛華偉業(yè)知識產(chǎn)權(quán)代理有限公司 11280
• 代理人: 王勇

1.一種超導(dǎo)并行寄存器堆裝置，所述裝置包括N個寄存器組，其中N為大于等于2的整數(shù)，

所述N個寄存器組分別包括用于接收數(shù)據(jù)輸入的數(shù)據(jù)輸入端，用于接收寫數(shù)據(jù)地址的寫地址輸入端，用于接收寫使能信號的寫使能端，用于接收時鐘信號的時鐘輸入端，用于接收讀數(shù)據(jù)地址的讀地址輸入端以及用于將數(shù)據(jù)輸出的數(shù)據(jù)輸出端；

其中，所述N個寄存器組的數(shù)據(jù)輸入端連接在一起，所述N個寄存器組的寫地址輸入端連接在一起，以及所述N個寄存器組的寫使能端連接在一起；

所述裝置還包括：

第一分離器SPL組，包括用于接收數(shù)據(jù)輸入的輸入端，以及N個輸出端，所述N個輸出端分別連接到所述N個寄存器組的數(shù)據(jù)輸入端，用于將所述數(shù)據(jù)輸入分別輸出到所述N個寄存器組；

第二分離器SPL組，包括用于接收寫數(shù)據(jù)地址的輸入端，以及N個輸出端，所述N個輸出端分別連接到所述N個寄存器組的寫地址輸入端，用于將所述寫數(shù)據(jù)地址分別輸出到所述N個寄存器組；以及

第一分離器SPL，包括用于接收寫使能信號的輸入端，以及N個輸出端，所述N個輸出端分別連接到所述N個寄存器組的寫使能端，用于將所述寫使能信號分別輸出到所述N個寄存器組；

其中，所述N個寄存器組的讀地址輸入端分別用于接收不同的讀數(shù)據(jù)地址，并將讀取的數(shù)據(jù)經(jīng)由所述N個寄存器組的數(shù)據(jù)輸出端分別進行輸出。

2.根據(jù)權(quán)利要求1所述的超導(dǎo)并行寄存器堆裝置，其中，所述N個寄存器組中的每一個寄存器組包括Q個寄存器，其中Q為正整數(shù)，

每個寄存器包括用于接收數(shù)據(jù)輸入的數(shù)據(jù)輸入端，用于接收寫使能信號的使能端，用于接收時鐘信號的時鐘輸入端，以及用于將數(shù)據(jù)輸出的數(shù)據(jù)輸出端。

3.根據(jù)權(quán)利要求2所述的超導(dǎo)并行寄存器堆裝置，其中，所述N個寄存器組中的每一個寄存器組還包括寫控制單元，用于控制每個寄存器的數(shù)據(jù)寫入，所述寫控制單元包括：

Q個與門，其輸出端分別連接到每個寄存器的使能端；

第一譯碼器，其包括用于接收寫數(shù)據(jù)地址的寫地址輸入端，其輸出端分別連接到每個與門的第一輸入端；以及

第二分離器SPL，其包括用于接收寫使能信號的使能輸入端，其輸出端分別連接到所述每個與門的第二輸入端。

4.根據(jù)權(quán)利要求2所述的超導(dǎo)并行寄存器堆裝置，其中，所述N個寄存器組中的每一個寄存器組還包括讀控制單元，用于控制每個寄存器的數(shù)據(jù)讀取，所述讀控制單元包括：

Q個位擴展與門陣列，每個位擴展與門陣列包括數(shù)據(jù)輸入端，用于接收所述每個寄存器的輸出數(shù)據(jù)；以及

第二譯碼器，其包括用于接收所述讀數(shù)據(jù)地址的讀地址輸入端，其輸出端分別連接到每個位擴展與門陣列以控制所述位擴展與門陣列的數(shù)據(jù)輸出。

5.根據(jù)權(quán)利要求2所述的超導(dǎo)并行寄存器堆裝置，其中，所述寄存器組還包括：

第四分離器SPL組，其包括用于接收數(shù)據(jù)輸入的輸入端，其輸出端用于將所述數(shù)據(jù)輸入分別輸出到所述每個寄存器的數(shù)據(jù)輸入端。

6.根據(jù)權(quán)利要求4所述的超導(dǎo)并行寄存器堆裝置，其中，所述寄存器組還包括：

第一匯聚緩沖器CB組，其包括分別用于接收所述Q個位擴展與門陣列的輸出數(shù)據(jù)的輸入端，以及用于將數(shù)據(jù)進行輸出的數(shù)據(jù)輸出端。

7.根據(jù)權(quán)利要求2所述的超導(dǎo)并行寄存器堆裝置，其中，所述Q個寄存器是可清零寄存器。

8.根據(jù)權(quán)利要求7所述的超導(dǎo)并行寄存器堆裝置，其中，所述可清零寄存器包括至少一個超導(dǎo)觸發(fā)器，所述超導(dǎo)觸發(fā)器包括：

分離器SPL，其包括用于接收寫使能信號的輸入端，第一輸出端以及第二輸出端；

可復(fù)位觸發(fā)器RDFF，其包括用于接收所述分離器SPL的第一輸出端的數(shù)據(jù)的時鐘輸入端，用于接收數(shù)據(jù)輸入的數(shù)據(jù)輸入端，用于接收清零信號的重置端，以及數(shù)據(jù)輸出端；以及

非破壞讀出寄存器NDRO，其包括用于接收所述分離器SPL的第二輸出端的數(shù)據(jù)的重置端，用于接收時鐘信號的時鐘輸入端，用于接收所述可復(fù)位觸發(fā)器RDFF的輸出數(shù)據(jù)的數(shù)據(jù)輸入端以及用于將數(shù)據(jù)輸出的數(shù)據(jù)輸出端。