[發明專利]像素傳感電路、控制方法、芯片及像素傳感器

有效

• 申請號: 202010876421.6
• 申請日: 2020-08-26
• 公開（公告）號: CN111988547B
• 公開（公告）日: 2023-02-07
• 發明（設計）人: 孫向明;康慧麗
• 申請（專利權）人: 湖北秉正訊騰科技有限公司
• 主分類號: H04N25/76
• 分類號: H04N25/76;H04N25/75
• 代理公司: 深圳市恒程創新知識產權代理有限公司 44542
• 代理人: 劉冰

本發明涉及傳感器芯片技術領域，尤其涉及一種像素傳感電路、控制方法、芯片及像素傳感器。像素傳感電路包括：讀出電路、及多個像素集群電路，像素集群電路中包括多個像素電路；其中，像素集群電路，用于采集感應信息并將感應信息轉換為狀態電信號；讀出電路，用于根據像素集群電路接收感應信息的先后順序的優先級讀出狀態電信號，根據狀態電信號獲取像素集群電路的集群地址信息和像素分布信息，將集群地址信息和像素分布信息發送至信息采集電路，復位集群地址信息對應的像素集群電路。通過上述電路提升了像素傳感器的精度，同時像素芯片的讀出時間可以得到大幅度的縮短。

技術領域

本發明涉及傳感器芯片技術領域，尤其涉及一種像素傳感電路、控制方法、芯片及像素傳感器。

背景技術

高位置分辨率一直是智能CMOS(Complementary Metal Oxide Semiconductor互補金屬氧化物半導體)像素傳感器芯片的重要指標。目前的智能CMOS像素傳感器芯片中的每個像素中都包括感應電路、信號處理電路和讀出電路。位置分辨率由感應電路區域的密度決定，在感應電路區域面積相同的情況下，各感應區的間距越小，感應區的密度就越大，位置分辨率就越高。為了提高位置分辨率，傳統的技術方案通過盡量簡化信號處理電路和讀出電路來縮小單像素的面積，以縮小各個感應區域的間距，從而提高感應區的密度。經過多年的研究和發展，目前這種技術路線基本上已經達到極限，很難進一步縮小像素面積，限制了智能CMOS像素傳感器芯片的進一步發展。

快讀出也是智能CMOS像素傳感器芯片的另外一個重要指標。最傳統的讀出方式是卷簾快門式(Rolling-Shutter)。為了提升讀出效率，一種做法是采取多行同時掃描的做法來加快像素的讀出，即，在當行掃描的基礎上采取了并行處理；當前最先進的做法是采取數據驅動的優先級編碼零壓縮稀疏讀出方式，即，只讀出有信號的像素。這種像素級優先級編碼讀出架構相較于卷簾快門方式提高了讀出的效率，加快了讀出速度，也降低了功耗。但是這種讀出方式一次讀出操作僅僅讀出一個擊中像素，是一種串行讀出方式，限制了整個芯片的讀出。

發明內容

本發明的主要目的在于提供一種像素傳感電路、控制方法、芯片及像素傳感器，旨在解決現有技術中像素傳感器芯片讀出效率低位置分辨率低的技術問題。

為實現上述目的，本發明提供了一種像素傳感電路，所述像素傳感電路包括：讀出電路、及多個像素集群電路，所述像素集群電路中包括多個像素電路；所述讀出電路的輸入端和所述像素集群電路的輸出端連接，所述讀出電路的輸出端和信息采集電路的輸入端連接，其中，

所述像素集群電路，用于采集感應信息并將所述感應信息轉換為狀態電信號；

所述讀出電路，用于根據所述像素集群電路接收感應信息的先后順序的優先級讀出所述狀態電信號，根據所述狀態電信號獲取所述像素集群電路的集群地址信息和像素分布信息，將所述集群地址信息和所述像素分布信息發送至信息采集電路，復位所述集群地址信息對應的像素集群電路。

優選地，所述像素電路包括感應電路和信號處理電路；所述感應電路的輸出端和所述信號處理電路的輸入端連接，所述信號處理電路的輸出端和所述讀出電路連接；其中，

所述感應電路，用于接收外界發送的感應信息，并將所述感應信息轉換為電信號發送給所述信號處理電路；

所述信號處理電路，用于接收所述電信號并將所述電信號轉換為狀態電信號；

所述讀出電路，用于根據優先級統一讀出所述像素集群電路中所有狀態電信號。

優選地，所述讀出電路包括總線開關電路、優先級編碼電路及信息處理總線；所述總線開關電路的輸入端和所述信號處理電路的輸出端連接，所述總線開關電路的第一輸出端和所述優先級編碼電路連接，所述總線開關電路的第二輸出端和所述信息處理總線的輸入端連接，所述優先級編碼電路的輸出端和所述信息處理總線的輸入端連接，所述信息處理總線的輸出端和所述信號采集電路連接；其中，