[發明專利]一種適用于帶FPU模塊CPU的數字濾波方法及濾波器

有效

• 申請號: 202010873472.3
• 申請日: 2020-08-26
• 公開（公告）號: CN112152590B
• 公開（公告）日: 2023-08-04
• 發明（設計）人: 朱美俊;米乾寶;郭佳赟;顧鵬;王超;趙哲;樊峰宇;黃俊
• 申請（專利權）人: 西安航天精密機電研究所
• 主分類號: H03H17/02
• 分類號: H03H17/02
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 唐沛

本發明公開了一種適用于帶FPU模塊CPU的數字濾波方法及濾波器。該發明將現有的二階離散濾波器進行等效變換，通過將關鍵數據分離為整數和小數部分，并采用整數與小數分開處理的方法，從源頭上避免有限字長效應引起的數據溢出和數字化截斷誤差，從而使得本發明具有數據處理精度高，范圍廣以及處理速度快等優點。

技術領域

本發明涉及一種數字濾波器，具體涉及一種適用于帶FPU模塊CPU的數字濾波方法及濾波器。

背景技術

在嵌入式應用領域中，通常需要處理器進行一定的浮點數據處理，在數據處理過程中就會引入大量的因有限字長引起的舍入誤差。而這些誤差可能會影響系統的性能和精度，誤差過大還會使系統產生振蕩，甚至直接影響控制系統的穩定性。要減小有效字長的影響最直接的方法就是采用更高精度的數據類型進行數據處理，但這會占用更多處理器資源，這對處理器資源有限的應用場景是難以接受的。

當利用只含有單精度浮點處理單元(FPU)的處理器處理雙精度數據時，是通過C語言庫函數處理的，所以處理一對雙精度數據乘運算所需時鐘周期遠大于處理一對單精度數據乘運算所需時鐘周期。

目前針對有限字長引起的系統穩定性問題已有許多研究。有許多研究致力于改善系統對數字化截斷誤差和溢出誤差的快速收斂性，也有研究直接從硬件設計上來解決該問題，設計專用的數據處理單元以應對數據溢出和截斷誤差效應。

然而從系統穩定性和收斂速率角度去降低數據溢出和截斷誤差的影響，算法實現上比較復雜，不利于在資源有限的嵌入式系統上實現。即使抑制算法能使系統快速收斂，但仍將會引起系統的波動，對于需要提取濾波器中間變量的過程來講，是極為不利的。例如從電機編碼器的位置信號中提取速率信息，反饋速率的波動必將造成輸出的波動，嚴重時將會引起電機震動。而從硬件設計上優化數據處理又將會帶來過大的硬件成本消耗，例如中國專利，專利公開號CN?103366058?B公開的名為《基于FPGA的高維卡爾曼濾波器及其實現方法》，采用利用FPGA實現一個時鐘周期的雙精度浮點型運算，增加了額外的軟硬件成本。

發明內容

為了解決背景技術中指出的現有方式處理雙精度浮點型數據時，采用單精度浮點處理單元(FPU)的處理器處理雙精度數據時，處理效率低的問題，以及采用FPGA方式所帶來的軟硬件成本高，且計算量大的問題，本發明提供了一種適用于帶FPU模塊CPU的數字濾波方法。

同時，本發明還提供一種基于軟件程序架構的適用于帶FPU模塊CPU的數字濾波器。

本發明的基本實現思路是：

將現有的二階離散濾波器進行等效變換，通過將關鍵數據分離為整數和小數部分，并采用整數與小數分開處理的方法，從源頭上避免有限字長效應引起的數據溢出和數字化截斷誤差。整型數據的加減運算能夠有效的防止數據溢出，且一般的處理器也能快速的處理整型運算。小數部分采用單精度浮點型數據類型能夠很好的保證數據精度，32位的單精度浮點型數據能夠表示7位十進制有效數據，小數點后7位有效數字(十進制)的精度基本能滿足大部分應用場景。由于在不具備雙精度硬件處理模塊的處理器中，避免了雙精度數據運算，相較于利用C語言庫函數處理雙精度數據的方式，大大提升了濾波器運算速率。

本發明的具體技術方案是：

本發明提供的一種適用于帶FPU模塊CPU的數字濾波方法，包括以下步驟：

步驟1：當前采樣時刻的待處理原始數據與第一反饋信號經過一次差分運算后，再與第二反饋信號x3i繼續進行二次差分運算得到第一信號xdi；

步驟2：第一信號xdi分別與第三反饋信號x3f和第四反饋信號分別進行差分運算后得到第二信號xd1；

步驟3：第二信號xd1經過與常值K1*Ts進行一次乘法運算后，再與第五反饋信號進行差分運算得到第三信號xd2；其中，K1為放大系數，Ts為采樣時刻；