[發(fā)明專利]一種無線通信芯片的設(shè)計驗證系統(tǒng)及方法

在審

• 申請?zhí)枺?/td>: 202010872805.0
• 申請日: 2020-08-26
• 公開（公告）號: CN111985179A
• 公開（公告）日: 2020-11-24
• 發(fā)明（設(shè)計）人: 李振偉;李密
• 申請（專利權(quán)）人: 上海磐啟微電子有限公司
• 主分類號: G06F30/367
• 分類號: G06F30/367
• 代理公司: 上海申新律師事務(wù)所 31272
• 代理人: 黨蕾

本發(fā)明提供一種無線通信芯片的設(shè)計驗證系統(tǒng)及方法，涉及集成電路設(shè)計驗證技術(shù)領(lǐng)域，包括：功能設(shè)計模塊，根據(jù)無線通信芯片的通信原理設(shè)計包括預(yù)設(shè)的若干配置集合的仿真模型；硬件設(shè)計模塊，根據(jù)仿真模型設(shè)計硬件邏輯模型；功能驗證模塊，用于依次將仿真模型的各配置集合導(dǎo)入硬件邏輯模型；將硬件邏輯模型對第一發(fā)送數(shù)據(jù)進行編譯解析的解析結(jié)果與第一發(fā)送數(shù)據(jù)進行比較得到第一驗證結(jié)果，以及將硬件邏輯模型根據(jù)基本配置信息生成的一第二發(fā)送數(shù)據(jù)與第一發(fā)送數(shù)據(jù)進行比較得到第二驗證結(jié)果。有益效果是設(shè)計驗證過程操作簡單，執(zhí)行可靠，可以實現(xiàn)完全的自動化驗證，節(jié)省了開發(fā)驗證人員寶貴的時間，減少了未全覆蓋出現(xiàn)的差錯，具有很強的實用性。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路設(shè)計驗證技術(shù)領(lǐng)域，尤其涉及一種無線通信芯片的設(shè)計驗證系統(tǒng)及方法。

背景技術(shù)

目前通信相關(guān)集成電路驗證基本采用單個模式逐個驗證查看的方式，再逐個建立不同的應(yīng)用場景進行驗證。隨著當今世界在集成電路方面的電路復(fù)雜度越來越高，規(guī)模越來越大，層次越來復(fù)雜，設(shè)計驗證的復(fù)雜度劇增，項目的模式方式也越來越多。在實際設(shè)計驗證中，對于規(guī)模大的芯片，設(shè)計人員在做通信相關(guān)的驗證時，有時可能高達幾千種模式，如果再遍歷長度信息就會有更多模式。采用單個手工模式進行驗證的方式浪費開發(fā)驗證人員大量的時間，而且很多重復(fù)操作也未必能驗證全面。此為現(xiàn)有技術(shù)的不足之處。

因此，亟需一種能夠解決有多種模式下單個手動驗證而造成驗證工作繁瑣、耗時較多、不能覆蓋全面的缺陷的技術(shù)方案。

發(fā)明內(nèi)容

針對現(xiàn)有技術(shù)中存在的問題，本發(fā)明提供一種無線通信芯片的設(shè)計驗證系統(tǒng)，具體包括：

功能設(shè)計模塊，用于根據(jù)無線通信芯片的通信原理設(shè)計仿真模型，所述仿真模型包括預(yù)設(shè)的若干配置集合，每個所述配置集合包括一基本配置信息以及對應(yīng)的一第一發(fā)送數(shù)據(jù)；

硬件設(shè)計模塊，連接所述功能設(shè)計模塊，用于根據(jù)所述仿真模型設(shè)計硬件邏輯模型；

功能驗證模塊，分別連接所述功能設(shè)計模塊和所述硬件設(shè)計模塊，所述功能驗證模塊包括：

數(shù)據(jù)導(dǎo)入單元，用于依次將所述仿真模型的各所述配置集合導(dǎo)入所述硬件邏輯模型；

第一驗證單元，連接所述數(shù)據(jù)導(dǎo)入單元，用于將所述硬件邏輯模型對所述第一發(fā)送數(shù)據(jù)進行編譯解析的解析結(jié)果與所述第一發(fā)送數(shù)據(jù)進行比較得到表征所述無線通信芯片接收性能的第一驗證結(jié)果；

第二驗證單元，連接所述數(shù)據(jù)導(dǎo)入單元，用于將所述硬件邏輯模型根據(jù)所述基本配置信息生成的一第二發(fā)送數(shù)據(jù)與所述第一發(fā)送數(shù)據(jù)進行比較得到表征所述無線通信芯片發(fā)送性能的第二驗證結(jié)果。

優(yōu)選的，所述功能設(shè)計模塊采用matlab算法設(shè)計所述仿真模型。

優(yōu)選的，還包括一模型驗證模塊，分別連接所述功能設(shè)計模塊和所述硬件設(shè)計模塊，用于根據(jù)所述無線通信芯片所述通信原理對所述仿真模型進行功能和性能驗證；

所述硬件設(shè)計模塊根據(jù)功能和性能驗證通過的所述仿真模型設(shè)計所述硬件邏輯模型。

優(yōu)選的，所述硬件設(shè)計模塊采用verilog語言設(shè)計所述硬件邏輯模型。

優(yōu)選的，所述通信原理包括所述無線通信芯片的調(diào)制方式，所述調(diào)制方式為正交調(diào)制，或頻移鍵控調(diào)制，或正交頻分復(fù)用調(diào)制，或相移鍵控調(diào)制，或正交幅度調(diào)制，或擴頻調(diào)制。

優(yōu)選的，所述功能驗證模塊包括：

結(jié)果輸出單元，分別連接所述第一驗證單元和所述第二驗證單元，用于將所述基本配置信息及對應(yīng)的所述第一驗證結(jié)果和所述第二驗證結(jié)果作為所述配置集合的功能驗證結(jié)果發(fā)送至所述功能設(shè)計模塊進行保存。