[發(fā)明專利]一種半導(dǎo)體器件的制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202010872455.8
• 申請(qǐng)日: 2020-08-26
• 公開（公告）號(hào): CN111785642B
• 公開（公告）日: 2023-03-21
• 發(fā)明（設(shè)計(jì)）人: 劉宇;余長敏;李秀然
• 申請(qǐng)（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號(hào): H01L21/336
• 分類號(hào): H01L21/336;H01L29/78
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 曹廷廷

本發(fā)明提供一種半導(dǎo)體器件的制造方法，主要包括在半導(dǎo)體襯底上的深溝槽中形成氧化層和源多晶硅層；形成一護(hù)層，所述護(hù)層覆蓋源多晶硅層和氧化層；刻蝕所述護(hù)層和所述氧化層以形成柵溝槽；在所述柵溝槽中形成柵氧化層和隔離介質(zhì)層；在所述柵溝槽中形成柵多晶硅層；去除所述護(hù)層和所述氧化層。由于在源多晶硅層形成之后增加了護(hù)層，便減小了所述源多晶硅層的頂部和所述氧化層的頂部之間的高度差，進(jìn)而在后續(xù)對(duì)柵多晶硅層進(jìn)行回刻時(shí)避免了柵多晶硅層與源多晶硅層的過渡區(qū)出現(xiàn)柵多晶硅刻蝕不干凈的問題，從而解決了柵極與屏蔽柵短接引起的飽和柵極電流失效的問題。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成電路制造技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體器件的制造方法。

背景技術(shù)

屏蔽柵極溝槽器件(SGT，屏蔽柵功率器件)在屏蔽柵光罩減版的工藝中，在柵多晶硅與源多晶硅(屏蔽柵多晶硅)的過渡區(qū)，會(huì)出現(xiàn)多晶硅殘留的現(xiàn)象，最終引起柵極與屏蔽柵短接，引起飽和柵極電流(IGSS)失效。

如圖1A至圖1N所示，是現(xiàn)有屏蔽柵溝槽功率器件的制造方法各步驟中的器件結(jié)構(gòu)示意圖。現(xiàn)有技術(shù)中，屏蔽柵功率器件的制造工藝包括如下步驟：

步驟一，如圖1A所示，提供一半導(dǎo)體襯底如硅襯底101；在半導(dǎo)體襯底101的表面形成硬質(zhì)掩模層102，硬質(zhì)掩模層102可采用氧化層，或采用氧化層加氮化層。如圖1B和圖1C所示，之后采用光刻工藝對(duì)硬質(zhì)掩模層102進(jìn)行刻蝕定義出柵極形成區(qū)域，之后再以硬質(zhì)掩模層102為掩模對(duì)半導(dǎo)體襯底101進(jìn)行刻蝕形成深溝槽103。

步驟二，如圖1D所示，去除硬掩膜層102，并在深溝槽103的側(cè)面和底部表面形成氧化層104，所述氧化層104延伸覆蓋所述半導(dǎo)體襯底101的表面。

步驟三，如圖1E所示，在所述深溝槽103中填充多晶硅材料以形成源多晶硅層105，該源多晶硅層105一般和源極相連，用于形成屏蔽柵。

步驟四，如圖1F所示，對(duì)源多晶硅層105進(jìn)行回刻，使深溝槽103外的源多晶硅層105都被去除，且使深溝槽103內(nèi)的源多晶硅層105頂部和半導(dǎo)體襯底101相平。

步驟五，如圖1G所示，去除氧化層104以在所述半導(dǎo)體襯底101和所述源多晶硅層105之間形成柵溝槽106，所述柵溝槽106的底壁低于所述半導(dǎo)體襯底101的頂面。

步驟六，如圖1H所示，在所述源多晶硅層105的表面形成隔離介質(zhì)層107a，在位于所述柵溝槽106內(nèi)的所述半導(dǎo)體襯底101的表面形成柵氧化層107b。

步驟七，如圖1I所示，形成柵多晶硅層108，柵多晶硅層108即為深溝槽柵。如圖1J所示，對(duì)柵多晶硅層108進(jìn)行回刻，回刻后的柵多晶硅層108應(yīng)當(dāng)僅位于所述柵溝槽106內(nèi)。

步驟八，如圖1K所示，去除半導(dǎo)體襯底101上的氧化層104，并形成阱區(qū)109，源區(qū)110。

步驟九，如圖1L所示，形成層間膜111，并在所述層間膜111上形成接觸孔112。如圖1M所示，之后在接觸孔112中填充金屬。

步驟十，如圖1N所示，形成正面金屬層113，采用光刻刻蝕工藝對(duì)正面金屬層113進(jìn)行圖形化刻蝕以分別形成源極和柵極，其中源極通過接觸孔112分別和底部的源區(qū)110接觸以及和源多晶硅105接觸，柵極通過接觸孔112和柵多晶硅層108接觸；之后在半導(dǎo)體襯底101的背面形成漏區(qū)和背面金屬層114，背面金屬層114為漏極。

實(shí)際應(yīng)用中發(fā)現(xiàn)，通過上述步驟所形成的屏蔽柵極溝槽器件容易出現(xiàn)飽和柵極電流(IGSS)失效的問題。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種半導(dǎo)體器件的制造方法，以解決通過現(xiàn)有技術(shù)所形成的屏蔽柵極溝槽器件容易出現(xiàn)飽和柵極電流(IGSS)失效的問題。