[發(fā)明專利]電裝置在審
| 申請?zhí)枺?/td> | 202010868009.X | 申請日: | 2020-08-26 |
| 公開(公告)號: | CN112447648A | 公開(公告)日: | 2021-03-05 |
| 發(fā)明(設(shè)計)人: | 朱強瑞;蕭景文;劉浩君;鄭明達;吳永華;張道生 | 申請(專利權(quán))人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L23/488 | 分類號: | H01L23/488;H01L21/603 |
| 代理公司: | 北京派特恩知識產(chǎn)權(quán)代理有限公司 11270 | 代理人: | 薛恒;王琳 |
| 地址: | 中國臺灣新竹科*** | 國省代碼: | 臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 裝置 | ||
提供了電裝置、半導(dǎo)體封裝及其形成方法。本發(fā)明實施例的一種電裝置包括襯底、導(dǎo)電接墊、導(dǎo)電柱以及焊料區(qū)。所述襯底具有表面。所述導(dǎo)電接墊設(shè)置在所述襯底的所述表面上。所述導(dǎo)電柱設(shè)置在所述導(dǎo)電接墊上并電連接到所述導(dǎo)電接墊,其中所述導(dǎo)電柱的頂表面相對于所述襯底的所述表面傾斜。所述焊料區(qū)設(shè)置在所述導(dǎo)電柱的所述頂表面上。
技術(shù)領(lǐng)域
本發(fā)明實施例涉及一種電裝置、半導(dǎo)體封裝及其形成方法。
背景技術(shù)
近年來,由于各種電子組件(例如,晶體管、二極管、電阻器、電容器等)的集成密度持續(xù)提高,半導(dǎo)體行業(yè)已經(jīng)歷快速成長。大多數(shù)情況下,集成密度的此種提高來自最小特征大小(minimum feature size)的連續(xù)減小,這使得更多組件能夠集成到給定區(qū)域中。
與先前的封裝相比,這些較小的電子組件需要占據(jù)較少面積的較小的封裝。半導(dǎo)體封裝的類型的實例包括四方扁平封裝(quad flat pack,QFP)、引腳柵陣列(pin gridarray,PGA)、球柵陣列(ball grid array,BGA)、倒裝芯片(flip chip,F(xiàn)C)、三維集成電路(three-dimensional integrated circuit,3DIC)、晶片級封裝(wafer level package,WLP)以及疊層封裝(package on package,PoP)裝置。一些3DIC是通過將芯片放置在半導(dǎo)體晶片級上的芯片之上制備而成。3DIC提供提高的集成密度及其他優(yōu)點,例如更快的速度及更高的帶寬,這是因為堆疊的芯片之間的內(nèi)連線的長度減小。然而,存在許多與3DIC相關(guān)的挑戰(zhàn)。
發(fā)明內(nèi)容
本發(fā)明實施例的一種電裝置包括襯底、導(dǎo)電接墊、導(dǎo)電柱以及焊料區(qū)。所述襯底具有表面。所述導(dǎo)電接墊設(shè)置在所述襯底的所述表面上。所述導(dǎo)電柱設(shè)置在所述導(dǎo)電接墊上并電連接到所述導(dǎo)電接墊,其中所述導(dǎo)電柱的頂表面相對于所述襯底的所述表面傾斜。所述焊料區(qū)設(shè)置在所述導(dǎo)電柱的所述頂表面上。
本發(fā)明實施例的一種半導(dǎo)體封裝包括第一電裝置、第二電裝置以及多個焊料區(qū)。所述第一電裝置包括多個導(dǎo)電柱,且所述導(dǎo)電柱分別包括傾斜的頂表面。所述第二電裝置包括多個導(dǎo)電接墊。所述焊料區(qū)設(shè)置在所述導(dǎo)電柱與所述導(dǎo)電接墊之間以結(jié)合所述第一電裝置及所述第二電裝置,其中所述焊料區(qū)中相鄰的焊料區(qū)彼此分離。
本發(fā)明實施例的一種形成半導(dǎo)體封裝的方法。提供第一電裝置,其中所述第一電裝置包括多個導(dǎo)電柱及多個焊料區(qū),所述多個導(dǎo)電柱具有傾斜的頂表面,所述多個焊料區(qū)位于所述傾斜的頂表面上。提供第二電裝置,其中所述第二電裝置包括多個導(dǎo)電接墊。通過所述焊料區(qū)將所述第一電裝置結(jié)合到所述第二電裝置上,其中所述焊料區(qū)在結(jié)合之后彼此分離。
附圖說明
結(jié)合附圖閱讀以下詳細說明,會最好地理解本公開的各個方面。應(yīng)注意,根據(jù)本行業(yè)中的標準慣例,各種特征并非按比例繪制。事實上,為論述清晰起見,可任意增大或減小各種特征的尺寸。
圖1A到1E示出根據(jù)一些實施例的形成電裝置的方法的剖視圖。
圖2A及圖2B分別示出圖1D的示意性俯視圖。
圖3A及3B示出根據(jù)一些實施例的形成半導(dǎo)體封裝的方法的剖視圖。
圖4示出根據(jù)一些實施例的半導(dǎo)體封裝的剖視圖。
圖5示出根據(jù)一些實施例的半導(dǎo)體封裝的剖視圖。
具體實施方式
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺灣積體電路制造股份有限公司,未經(jīng)臺灣積體電路制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010868009.X/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





