[發明專利]頁表條目合并方法、裝置及電子設備

在審

• 申請號: 202010860820.3
• 申請日: 2020-08-24
• 公開（公告）號: CN111949572A
• 公開（公告）日: 2020-11-17
• 發明（設計）人: 徐翠萍;薛大慶
• 申請（專利權）人: 海光信息技術有限公司
• 主分類號: G06F12/1036
• 分類號: G06F12/1036;G06F12/1009
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 蔣姍

本申請提供一種頁表條目合并方法、裝置及電子設備，方法包括：向內存發送數據查詢請求；獲取針對數據查詢請求所查詢到的多個頁面的頁表條目；判斷頁表條目中是否存在至少兩個頁表條目在目標粗頁面的虛擬地址范圍內具有有效映射；若是，將目標粗頁面的目標頁表條目保存至TLB內，并標識目標頁表條目對應的頁面尺寸，并配置目標頁表條目的子表項；子表項中記錄有具有有效映射的頁面的虛擬地址與對應的物理地址的對應關系。本申請實施例的方案使得在存在至少兩個頁表條目具有有效映射時，即可進行頁表條目合并。降低了頁表條目合并的限制，提高了頁表條目合并技術在實際應用中的適用性，提高了TLB內頁表條目合并度，進而提高了TLB利用率。

技術領域

本申請涉及計算機技術領域，具體而言，涉及一種頁表條目合并方法、裝置及電子設備。

背景技術

在計算機中，CPU(Central Processing Unit/Processor，中央處理器)首先接到的是由程序傳來的虛擬地址，所以CPU必須得找到該虛擬地址對應的實際物理地址才能執行相應的數據訪問操作。

而虛擬地址和物理地址是通過頁表來進行管理的，CPU會先到物理內存中取頁表，然后基于程序傳來的虛擬地址確定頁面號，在表里找到對應的物理頁面號，最后才能訪問實際的物理內存地址，也就是說整個過程中CPU必須訪問兩次物理內存。而為了減少CPU訪問物理內存的次數，引入TLB(Translation LookasideBuffe，地址轉換后援緩沖器)技術。

TLB可以理解為頁表的Cache(高速緩沖存儲器)，其內存儲了當前最可能被訪問到的頁表項，內容是部分頁表項的一個副本。在引入了TLB后，CUP在收到應用程序發來的虛擬地址后，首先到TLB中查找相應的頁表數據，只有在TLB中沒有找到所需的頁表(稱為TLB失敗或TLB Miss)時，才會到內存中查詢頁表，這樣就減少了頁表查詢導致的處理器性能下降。

TLB內存放的數據實際上和內存頁表區的數據是一致的，在內存的頁表區里，每一條記錄虛擬頁面和物理頁框對應關系的記錄稱之為一個Page Entry(頁表條目)，同樣地，在TLB里也緩存了同樣大小的頁表條目。顯然，TLB的容量越大，則它所能存放的頁表條目數越多，這就意味著TLB命中率的提高(TLB命中(也稱TLB hit)指在TLB中找到了所需的頁表的情況)。

但是，通常TLB的容量是遠小于內存的，因此為了盡可能大的提高TLB的利用率，目前相關技術人員提供了一種頁表條目合并技術。

頁表條目合并技術可以合并TLB中的多個頁表條目，可以將映射到相鄰物理頁面的相鄰虛擬頁面合并為一個粗頁面，在TLB中通過一個頁表條目來查找這個粗頁面。比如，在64位系統上，映射到相鄰物理頁面的8個相鄰虛擬4K頁面可以合并為一個32K頁面，從而可以在TLB中合并8個頁表條目，進而提高TLB的利用率，降低由于TLB容量限制而導致的遍歷延遲。

但是，目前的頁表條目合并技術要求必須是n個(n的取值受操作系統位數限制，比如在32位系統中，n為4，而在64位系統中，n為8)映射到相鄰物理頁面的相鄰虛擬頁面才可以進行合并，在實際應用過程中，很少遇到連續訪問的n個頁表條目對應映射到相鄰物理頁面的相鄰虛擬頁面的情況，這就導致了頁表條目合并技術在實際應用中具有很大的局限性，難以達到較高的合并度。

發明內容

本申請實施例的目的在于提供一種頁表條目合并方法、裝置及電子設備，用以解決相關技術中頁表條目合并度較低的問題。

本申請實施例提供了一種頁表條目合并方法，包括：向內存發送數據查詢請求；獲取針對所述數據查詢請求所查詢到的多個頁面的頁表條目；判斷所述頁表條目中是否存在至少兩個頁表條目在目標粗頁面的虛擬地址范圍內具有有效映射；若是，將所述目標粗頁面的目標頁表條目保存至TLB內，并標識所述目標頁表條目對應的頁面尺寸，并配置所述目標頁表條目的子表項；所述子表項中記錄有具有有效映射的頁面的虛擬地址與對應的物理地址的對應關系。