[發明專利]可配置多通道轉換次序和精確時間間隔的ADC電路

在審

• 申請號: 202010857762.9
• 申請日: 2020-08-24
• 公開（公告）號: CN112003618A
• 公開（公告）日: 2020-11-27
• 發明（設計）人: 何學文;王曉明;江威
• 申請（專利權）人: 天津智芯半導體科技有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12;H03M1/44
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了可配置多通道轉換次序和精確時間間隔的ADC電路，包括多個與ADC模塊相連接的次序通道和時間間隔配置電路、共用的ADC內置時間計數器、做總體控制的次序計數器和計時器控制器，次序通道和時間間隔配置電路一一對應，ADC內置時間計數器與計時器控制器相連接，次序通道通過通道選擇器與ADC轉換電路相連接，所述ADC轉換電路還與計時器控制器相連接；本發明的有益效果：1、有效的降低了ADC在實現轉換次序和時間間隔的使用成本；2、轉換次序和時間間隔靈活可配，有利于提高時間控制精度和使用效率；3、ADC的轉換次序和時間間隔電路都是純數字邏輯設計，易于在電路設計中實現。

技術領域

本發明涉及集成電路設計和應用領域，具體是可配置多通道轉換次序和精確時間間隔的ADC電路。

背景技術

模數轉換器(ADC)在許多電子領域都有著重要的應用；在某些應用中，對ADC的轉換順序和時間間隔有非常嚴格的次序和精度要求；本發明主要通過一組特殊的ADC序列和時間間隔控制電路來實現具有精確時間間隔的靈活通道按次序切換的設計；在本發明中，ADC序列和時間間隔實現不需要任何額外的存儲器資源或DMA控制器；因此，它可以在包含ADC的集成芯片中或者單獨的ADC芯片中都能使用。

現有的ADC的設定次序和時間間隔的方案如：在一般的ADC應用系統中，通常通過ADC、定時器和復雜軟件的混合參與，實現了ADC通道的轉換次序和時間間隔。在ADC的硬件設計上不具備單獨的轉換次序和時間間隔的功能；在一些應用中也可以通過DMA(DirectMemory Access)模塊的參與來減少軟件的參與。

而這種方式存在問題有：1、ADC的通道切換和時間間隔完全由軟件來完成，軟件開銷比較大，控制的精度不夠好；2、需要多個模塊的參與，如CPU、定時器、DMA、硬件觸發電路等，占用過多的系統資源3、無法在單獨的ADC芯片中實現靈活的次序切換和時間間隔。

發明內容

本發明的目的在于提供可配置多通道轉換次序和精確時間間隔的ADC電路，以解決上述背景技術中提出的問題。

為實現上述目的，本發明提供如下技術方案：

可配置多通道轉換次序和精確時間間隔的ADC電路，包括多個與ADC模塊相連接的次序通道和時間間隔配置電路、共用的ADC內置時間計數器、做總體控制的次序計數器和計時器控制器，次序通道和時間間隔配置電路一一對應，ADC內置時間計數器與計時器控制器相連接，次序通道通過通道選擇器與ADC轉換電路相連接，所述ADC轉換電路還與計時器控制器相連接。

時間間隔配置電路包括兩個選擇器，每個選擇器均連接有與次序通道數量相同并一一對應的次序點，在其中一個選擇器與次序點的連接線路上設有與次序點一一對應的相等比較器，且相等比較器均與ADC內置時間計數器相連接；所述ADC內置時間計數器包括出發端口、清零端口、停止端口和輸出端口；所述次序計數器與兩個選擇器相連接，計時器控制器的輸出端與ADC內置時間計數器的清零端口、停止端口相連接，計時器控制器的輸入端與ADC轉換電路相連接。

作為本發明的優選方案：所述ADC轉換電路連接有FIFO電路。

與現有技術相比，本發明的有益效果是：1、有效的降低了ADC在實現轉換次序和時間間隔的使用成本；2、轉換次序和時間間隔靈活可配，有利于提高時間控制精度和使用效率；3、ADC的轉換次序和時間間隔電路都是純數字邏輯設計，易于在電路設計中實現。

附圖說明

圖1為現有技術中ADC的應用原理圖。

圖2為本發明的電路原理圖。

圖3為間隔時間包含ADC轉換時間狀態下的ADC轉換序列圖。

圖4為間隔時間不包含ADC轉換時間狀態下的ADC轉換序列圖。

具體實施方式