[發明專利]FPGA加速卡網絡數據傳輸方法及相關組件

在審

• 申請號: 202010850410.0
• 申請日: 2020-08-21
• 公開（公告）號: CN112422448A
• 公開（公告）日: 2021-02-26
• 發明（設計）人: 厲劍;郝銳;郭雷;陳堯;闞宏偉
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: H04L12/815
• 分類號: H04L12/815;H04L29/06
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張春輝

1.一種FPGA加速卡網絡數據傳輸方法，其特征在于，包括：

FPGA加速卡服務器確定待傳輸的若干數據包；

解析所述數據包，確定所述數據包的特征信息；

根據各所述數據包間所述特征信息的相關性對所述數據包進行聚合處理，得到聚合數據包；其中，所述聚合數據包的數量少于所述待傳輸的數據包的數量；

將所述聚合數據包發送至接收服務器。

2.如權利要求1所述的FPGA加速卡網絡數據傳輸方法，其特征在于，根據各所述數據包間所述特征信息的相關性將所述數據包進行聚合處理，得到聚合數據包，包括：

根據所述特征信息，將品種類型相同且發送時間相連的所述數據包進行聚合處理，得到聚合數據包。

3.如權利要求2所述的FPGA加速卡網絡數據傳輸方法，其特征在于，在將品種類型相同且發送時間相連的所述數據包進行聚合處理之后，還包括：

判斷聚合處理后的數據包大小是否超過網絡最大MTU；

若否，將所述聚合處理后的數據包作為所述聚合數據包。

4.如權利要求1所述的FPGA加速卡網絡數據傳輸方法，其特征在于，在將所述聚合數據包發送至接收服務器之后，還包括：

所述接收服務器采用原始套接字提取所述聚合數據包中的數據。

5.如權利要求1所述的FPGA加速卡網絡數據傳輸方法，其特征在于，在將所述聚合數據包發送至接收服務器之后，還包括：

所述接收服務器將網卡Ring Buffer中RX設置為最大值。

6.如權利要求1所述的FPGA加速卡網絡數據傳輸方法，其特征在于，在將所述聚合數據包發送至接收服務器之后，還包括：

所述接收服務器根據數據包處理能力進行內核參數優化。

7.如權利要求6所述的FPGA加速卡網絡數據傳輸方法，其特征在于，所述接收服務器根據數據包處理能力進行內核參數優化，包括：

所述接收服務器根據數據包處理能力對net.core.dev_weight以及net.core.netdev_budget參數進行優化。

8.一種FPGA加速卡網絡數據傳輸裝置，其特征在于，該裝置應用于FPGA加速卡服務器，該裝置包括：

數據包確定單元，用于確定待傳輸的若干數據包；

數據包解析單元，用于解析所述數據包，確定所述數據包的特征信息；

數據包聚合單元，用于根據各所述數據包間所述特征信息的相關性對所述數據包進行聚合處理，得到聚合數據包；其中，所述聚合數據包的數量少于所述待傳輸的數據包的數量；

聚合發送單元，用于將所述聚合數據包發送至接收服務器。

9.一種FPGA加速卡網絡數據傳輸設備，其特征在于，包括：

存儲器，用于存儲計算機程序；

處理器，用于執行所述計算機程序時實現如權利要求1至7任一項所述的FPGA加速卡網絡數據傳輸方法的步驟。

10.一種可讀存儲介質，其特征在于，所述可讀存儲介質上存儲有程序，所述程序被處理器執行時實現如權利要求1至7任一項所述的FPGA加速卡網絡數據傳輸方法的步驟。