[發(fā)明專利]非易失性存儲器器件和用于通過施加多個位線偏置電壓在非易失性存儲器器件中編程的方法有效
| 申請?zhí)枺?/td> | 202010848440.8 | 申請日: | 2019-06-06 |
| 公開(公告)號: | CN111933202B | 公開(公告)日: | 2021-03-12 |
| 發(fā)明(設(shè)計)人: | 李海波;張超 | 申請(專利權(quán))人: | 長江存儲科技有限責(zé)任公司 |
| 主分類號: | G11C16/10 | 分類號: | G11C16/10;G11C16/34;G11C16/30 |
| 代理公司: | 北京永新同創(chuàng)知識產(chǎn)權(quán)代理有限公司 11376 | 代理人: | 張殿慧;劉健 |
| 地址: | 430223 湖北省武*** | 國省代碼: | 湖北;42 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 非易失性存儲器 器件 用于 通過 施加 個位 偏置 電壓 編程 方法 | ||
1.一種用于在非易失性存儲器器件中編程的方法,包括:
在每一個先前編程循環(huán)期間向所述非易失性存儲器器件的非易失性存儲器單元施加至少一個編程脈沖;
在當(dāng)前編程循環(huán)期間向所述非易失性存儲器單元施加至少一個編程脈沖;以及
如果在所有所述先前編程循環(huán)和所述當(dāng)前編程循環(huán)中,所述非易失性存儲器單元的閾值電壓低于所述非易失性存儲器單元的目標(biāo)數(shù)據(jù)狀態(tài)的高驗證電平,在所述先前編程循環(huán)中的至少一個先前編程循環(huán)和/或所述當(dāng)前編程循環(huán)中,所述閾值電壓高于所述非易失性存儲器單元的所述目標(biāo)數(shù)據(jù)狀態(tài)的低驗證電平,并且提供第一中間電壓的編程循環(huán)的數(shù)量不大于第一預(yù)定數(shù)量,則提供所述第一中間電壓作為下一編程循環(huán)中的位線偏置電壓,其中,所述第一中間電壓低于第二中間電壓,并且其中,所述第一中間電壓或所述第二中間電壓被提供給具有在所述低驗證電平與所述高驗證電平之間的閾值電壓的非易失性存儲器單元作為所述位線偏置電壓;或者
如果在所有所述先前編程循環(huán)中,所述閾值電壓高于所述高驗證電平,并且在所述當(dāng)前編程循環(huán)中,所述閾值電壓低于所述高驗證電平,則提供所述第二中間電壓作為所述位線偏置電壓。
2.如權(quán)利要求1所述的方法,還包括:當(dāng)具有高于所述高驗證電平的閾值電壓的非易失性存儲器單元的數(shù)量已達(dá)到第二預(yù)定數(shù)量時,確定編程是成功的。
3.如權(quán)利要求1所述的方法,還包括:如果在執(zhí)行所述當(dāng)前編程循環(huán)之后,具有高于所述高驗證電平的閾值電壓的非易失性存儲器單元的數(shù)量低于第二預(yù)定數(shù)量,則在所述當(dāng)前編程循環(huán)之后的下一編程循環(huán)期間向所述非易失性存儲器單元施加至少一個編程脈沖。
4.如權(quán)利要求1所述的方法,還包括:在執(zhí)行第一編程循環(huán)之后,根據(jù)將所述第一編程循環(huán)中的所述非易失性存儲器單元的所述閾值電壓與所述非易失性存儲器單元的所述目標(biāo)數(shù)據(jù)狀態(tài)的所述低驗證電平和/或所述高驗證電平進(jìn)行比較的結(jié)果,提供第二編程循環(huán)中的所述非易失性存儲器單元的所述位線偏置電壓。
5.如權(quán)利要求4所述的方法,其中,在執(zhí)行所述第一編程循環(huán)之后,根據(jù)將所述第一編程循環(huán)中的所述非易失性存儲器單元的所述閾值電壓與所述非易失性存儲器單元的所述目標(biāo)數(shù)據(jù)狀態(tài)的所述低驗證電平和/或所述高驗證電平進(jìn)行比較的所述結(jié)果,提供所述第二編程循環(huán)中的所述非易失性存儲器單元的所述位線偏置電壓包括:
如果在執(zhí)行所述第一編程循環(huán)之后,所述閾值電壓高于所述非易失性存儲器單元的所述目標(biāo)數(shù)據(jù)狀態(tài)的所述高驗證電平,則提供系統(tǒng)電壓作為所述第二編程循環(huán)中的所述位線偏置電壓。
6.如權(quán)利要求4所述的方法,其中,在執(zhí)行所述第一編程循環(huán)之后,根據(jù)將所述第一編程循環(huán)中的所述非易失性存儲器單元的所述閾值電壓與所述非易失性存儲器單元的所述目標(biāo)數(shù)據(jù)狀態(tài)的所述低驗證電平和/或所述高驗證電平進(jìn)行比較的所述結(jié)果,提供所述第二編程循環(huán)中的所述非易失性存儲器單元的所述位線偏置電壓包括:
如果所述閾值電壓在所述非易失性存儲器單元的所述目標(biāo)數(shù)據(jù)狀態(tài)的所述低驗證電平和所述高驗證電平之間,則提供第一中間電壓作為所述第二編程循環(huán)中的所述位線偏置電壓。
7.根據(jù)權(quán)利要求4所述的方法,其中,在執(zhí)行所述第一編程循環(huán)之后,根據(jù)將所述第一編程循環(huán)中的所述非易失性存儲器單元的所述閾值電壓與所述非易失性存儲器單元的所述目標(biāo)數(shù)據(jù)狀態(tài)的所述低驗證電平和/或所述高驗證電平進(jìn)行比較的所述結(jié)果,提供所述第二編程循環(huán)中的所述非易失性存儲器單元的所述位線偏置電壓包括:
如果所述閾值電壓低于所述非易失性存儲器單元的所述目標(biāo)數(shù)據(jù)狀態(tài)的所述低驗證電平,則提供低電壓作為所述第二編程循環(huán)中的所述位線偏置電壓。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于長江存儲科技有限責(zé)任公司,未經(jīng)長江存儲科技有限責(zé)任公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010848440.8/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 處理器、存儲器、計算機(jī)系統(tǒng)、系統(tǒng)LSI及其驗證方法
- 半導(dǎo)體器件和IC卡
- 安全的非易失性存儲器裝置以及對其中的數(shù)據(jù)進(jìn)行保護(hù)的方法
- 非易失性存儲器數(shù)據(jù)寫入方法、存儲系統(tǒng)及其控制器
- 對系統(tǒng)進(jìn)行配置的方法、計算系統(tǒng)以及物品
- 非易失性存儲器接口
- 對存儲器設(shè)備中的非易失性存儲器和易失性存儲器進(jìn)行同時存取的技術(shù)
- 存儲裝置
- 控制非易失性存儲器器件的初始化的方法以及存儲器系統(tǒng)
- 非易失性存儲器的檢測方法及相關(guān)設(shè)備





