[發明專利]一種SiC功率器件及其制造方法

有效

• 申請號: 202010846108.8
• 申請日: 2020-08-19
• 公開（公告）號: CN112103336B
• 公開（公告）日: 2022-09-09
• 發明（設計）人: 李立均;林科闖;郭元旭;彭志高;陶永洪
• 申請（專利權）人: 廈門市三安集成電路有限公司
• 主分類號: H01L29/16
• 分類號: H01L29/16;H01L29/423;H01L21/336;H01L29/78
• 代理公司: 廈門市首創君合專利事務所有限公司 35204
• 代理人: 張松亭;陳淑嫻

本發明公開了一種SiC功率器件，包括由下至上設置的漏極、襯底和外延層，以及設于外延層上方的柵極和源極，外延層設有P?離子注入區、P+離子注入區和N+離子注入區；其中柵極位于N+離子注入區之外的部分與外延層之間設有柵氧化層，末端位于N+離子注入區之內的部分與N+離子注入區之間設有附加介質層，且附加介質層的厚度大于柵氧化層的厚度。本發明還公開了上述結構的制作方法。本發明增加了柵極邊緣與N+離子注入區之間的介質層厚度，降低了器件正向導通時位于柵極邊緣與N+離子注入區之間介質層的最大電場，提高了柵源可靠性。

技術領域

本發明涉及半導體技術領域，尤其涉及一種SiC功率器件及其制造方法。

背景技術

碳化硅作為重要的第三代半導體材料具有高禁帶寬度、高臨界擊穿電場、高熱導率等優勢。碳化硅功率器件在新能源汽車、光伏發電、高鐵等領域有著非常廣闊的應用前景。

碳化硅金屬氧化物半導體場效應晶體管(SiC MOSFET)由于柵氧工藝的影響，界面態數量比硅基MOSFET高一到兩個數量級。為了獲得較小的正向導通電阻，SiC MOSFET正向導通時柵極工作電壓要遠高于Si基MOSFET的柵極工作電壓，這就使得SiC MOSFET工作時柵氧化層的電場較高，導致了柵氧化層的壽命和可靠性遠低于Si MOSFET。同時對于平面型MOSFET，由于工藝的對準誤差，通常柵電極長度會超過P溝道，有一部分覆蓋到N+摻雜區域的上方，在柵極正向電壓情況下，N+離子注入區域的表面處于積累狀態，具有嚴重的電場聚集效應，使得位于柵極邊緣和N+離子注入區域之間的柵氧化層的電場強度遠遠大于其他位置柵氧化層中的電場強度，在高電場下，柵極與N+離子注入區域之間的柵氧化層退化嚴重，以致提前擊穿，成為SiC MOSFET的一個薄弱點，縮短了器件本體的使用壽命。

發明內容

本發明的目的在于克服現有技術存在的不足，提供一種SiC功率器件及其制造方法。

為了實現以上目的，本發明的技術方案為：

一種SiC功率器件，包括由下至上設置的漏極、襯底和外延層，以及設于所述外延層上方的柵極和源極；所述外延層的上部的中間區域設有P-離子注入區，所述P-離子注入區的上部的中間區域設有P+離子注入區和N+離子注入區，且所述N+離子注入區位于所述P+離子注入區的兩側或周圍；所述柵極由所述外延層的上方的兩側或周圍延伸至末端位于所述N+離子注入區的上方，其中所述柵極位于所述N+離子注入區之外的部分與所述外延層之間設有柵氧化層，位于所述N+離子注入區之內的部分與所述N+離子注入區之間設有附加介質層，且所述附加介質層的厚度大于所述柵氧化層的厚度；所述源極與所述P+離子注入區和部分N+離子注入區接觸且延伸至所述柵極上方，所述源極和所述柵極之間設有層間介質層。

可選的，所述柵氧化層的末端與所述N+離子注入區的邊緣相對應，所述附加介質層由所述柵氧化層的末端向所述N+離子注入區內側延伸，且厚度漸次增大以形成斜坡。

可選的，所述柵極的末端位于所述斜坡上。

可選的，所述附加介質層包括所述斜坡和由所述斜坡至高點向所述N+離子注入區內側延伸的平臺，所述柵極的末端位于所述平臺上。

可選的，所述斜坡的坡度為5°～85°。

可選的，所述平臺的厚度是所述柵氧化層厚度的1.5～100倍。

可選的，所述附加介質層的材料與所述柵氧化層的材料相同。

上述SiC功率器件的制造方法包括以下步驟：

1)于襯底上生長外延層，通過多次離子注入于外延層上形成P-離子注入區、N+離子注入區和P+離子注入區；

2)通過局部氧化工藝或化學氣相沉積工藝于N+離子注入區之內形成附加介質層；

3)于N+離子注入區外側形成柵氧化層；